TY - JOUR ID - TI - DESIGN OF A LOW PASS FIR DIGITAL FILTER USING FIELD PROGRAMMABLE GATE ARRAYS (FPGAS) تصمیم مرشح رقمي ذات استجابة نبضیة محددة لتمریر التردد المنخفض باستخدام بوابات المجال القابلة للبرمجة الحقلیة AU - Ahmad Kussay Kayyali أحمد قصي كیالي AU - Louay Chachati لؤى شاشاتي AU - Mazin Rejab Khalil مازن رجب خلیل غازي PY - 2013 VL - 26 IS - 5 SP - E41 EP - E56 JO - Journal of Techniques مجلة التقني SN - 27088383 AB - This paper introduces a design of a low pass finite impulse response digital filter usingfield programmable gate arrays (FPGAs). A fully parallel distributed arithmetic FIRfilter was used to attain speed/ area optimization. . A dual port (4096 x 32) RAM isdesigned to store the filter output samples. The different modules (elements) composingthe system are assembled hierarchically to obtain a hierarchical structure design. Fixedpoint numbers format is used to avoid data width inflation due to successivemultiplication and addition operations. Xilinx integrated software environment(ISE10.1 software) was utilized to develop the VHDL modules. The design could beapplied on Xilinx Spartan3E or Vertix family. The system is tested using ISE simulator.The results obtained are compared with the results achieved by simulating the filter onDSP block set of Mat lab 7.2 version software.

تعتبر المرشحات الرقمية من أهم الأدوات الفعالة المستخدمة في تحليل الإشارات ولها تطبيقات عملية متنوعة خصوصاً في مجال معالجة الاشارة. في هذا البحث تم تصميم نظام لمرشح رقمي ذات استجابة نبضية محددة لتمرير التردد المنخفض باستخدام بوابات المجال القابلة للبرمجة الحقليةFPGA والذي يمكن استخدامة في منظومة تحوبل حزمة المويجة حيث تم تصميم مرشح رقمي ذات سجلات الإزاحة المتوازية والمصممة بواسطة الحساب الموزع للحصول على تسوية مثلى بين سرعة الأداء والمساحة المستخدمة في رقاقات بوابات المجال القابلة للبرمجة الحقلية. يتطلب تصميم المنظومة ترتيب المرشحات بشكل مجزئ متعدد الأطوار نوع (1-2) لتحقيق عملية الترشيح وتنصيف عدد العينات سوية. تحتاج عينات الإخراج إلى ذاكرة لحفظها لذا تضمّن النظام تصميم ذاكرة ثنائية ألمنفذDual Port Memory سعة (32 x 4096) لحفظ عينات الاخراج. إن مكونات النظام تم تجميعها بطريقة متسلسلة للحصول على تصميم متسلسل لنظام المرشح كما تم استخدام الأرقام ذات النقطة الثابتة لمنع تضخم سعة بيانات الإخراج بسبب العمليات الرياضية المتعاقبة. بنيت الأجزاء المكونة لنظام التحليل باستعمال لغة وصف الكيان المادي ذات السرعة العالية (VHDL) وعلى برمجيات ISE10.1 إن النظام المصمم يمكن تطبيقه على شرائح نوع Spartan3E. تم اختبار النظام باستخدام محاكي ISE ومقارنة النتائج مع النتائج المستحصلة من برمجيات Matlab7.2 وكانت متطابقة. ER -