TY - JOUR ID - TI - Design and FPGA Implementations of Four Orthogonal DWT Filter Banks Using Lattice Structures FPGA التصميم والبناء باستخدام لأربعة أجراف مرشحات متعامدة للتحويل المويجي المقطع باستعمال الهياكل المتشابكة AU - Zainab R. S. Al-Omary زينب رامي صالح العمري AU - Dr. Jassim M. Abdul-Jabbar د. جاسم محمد عبد الجبار PY - 2011 VL - 19 IS - 6 SP - 124 EP - 137 JO - AL-Rafidain Engineering Journal (AREJ) مجلة هندسة الرافدين SN - 18130526 22201270 AB - Abstract In this paper, lattice structures for DWT are introduced through the design and FPGA implementations of the orthogonal Daubechies filter banks of orders 2, 4, 6 and 8. Multipliers and shift-add methods are both used to perform multiplication operations for these types of filter banks. Two implementation techniques are introduced, namely; the pipelining technique that is efficient from the throughput point of view, and the area efficient bit-serial implementation technique. The obtained results show the ability to achieve high throughput using pipelining (with 2 output samples / clock) on behalf of the area allocation. While bit-serial technique minimizes the allocated area on behalf of the throughput which may decrease with increasing filter order. As compared with other recent implementations, the results of implementing the designed filter banks using the SPARTAN-3E FPGA kit are efficient in minimizing implementation complexity to 0.584 - 0.712 of its corresponding values for different structures in recent hardware implementations. It is also obtained that the resulting structures can operate at high frequencies (up to 47.09 MHz).

الخلاصة في هذا البحث تم تقديم الهيكل الشبكي للتحويل المويجي المقطع من خلال تصميم أربعة من أجراف المرشحات (Daubechies) المتعامدة ذات المرتبة 2 و4 و6 و8 وتنفيذها باستخدام (FPGA). وقد أجريت عملية الضرب في أجراف المرشحات عملياً باستخدام كل من الضرب المباشر وطريقة التزحيف والجمع, وللتقنيتين المقترحتين, حيث تم التصميم باستخدام تقنية خطوط الأنابيب (Pipelining) ذات الأنتاجية العالية وتقنية (Bit-serial) ذات الكفاءة العالية من ناحية المساحة المحجوزة للتصميم. وقد أظهرت النتائج الموضحة في البحث إمكانية الحصول على إنتاجية باستخدام خطوط الأنابيب تصل إلى إخراجين في النبضة الواحدة على حساب زيادة المساحة المحجوزة مقارنة بتقنية (Bit-serial) والتي تؤدي الى حجز أقل مساحة ممكنة لتنفيذ التصميم على حساب إنتاجية النظام والتى تنخفض بزيادة مرتبة المرشح. أظهرت نتائج بناء أجراف المرشحات المصممة باستخدام جهاز (SPARTAN-3E) كفاءة في تقليل تعقيد المعماريات التي تم بناؤها وامتلاكها لنسبة استغلالية للكيانات المادية المتاحة لها تصل الى 0.712 - 0.584من نسبتها في معماريات سابقة لطرائق بناء مشابهة كانت تناولت هياكل مختلفة استخدمت لتنفيذ ذات المرشحات. هذا بالإضافة الى الحصول على هياكل ناتجة تشتغل في ترددات عالية تصل الى 47.09 MHz. ER -