@Article{, title={Fpga Design And Implementation Of A Scan Conversion Graphical Sub-System تنفيذ وتصميم وحدة تحويل مسح كمنظومة رسم فرعية باستخدام البوابات المبرمجة حقليا}, author={Amar I. Dawod عمار ادريس داؤد and Fakhraldeen H. Ali فخر الدين حامد علي}, journal={AL-Rafidain Engineering Journal (AREJ) مجلة هندسة الرافدين}, volume={16}, number={4}, pages={80-92}, year={2008}, abstract={AbstractOne Major modeling primitive in the field of Computer Graphics is a planar polygon. This polygon can have an arbitrary number of vertices and different shapes. In this paper a graphic sub-system is designed and implemented using Field Programmable Gate Array ( FPGA ). One of the main tasks of the hardware designed is scan-converting convex planar polygons required to update an image in the image memory or video RAM which is used as a Frame Buffer. A facility to read the pixels (Picture Elements), from the frame buffer, for display on the monitor of the computer is also included in the design.Keywords: frame buffer, scan-conversion, polygons, pixels, FPGA

إن احد أهم الأشكال الأساسية في مجال الرسم باستخدام الحاسوب هو المضلع المستوي. هذا المضلّع يُمكن أَن يَأخُذ عدداً عشوائياً من الرؤوس وأشكال مختلفة. في هذا البحث تم تصميم و تنفيذ منظومة رسم فرعية باستخدام البوابات القابلة للبرمجة حقلياً. إحدى المهامِ الرئيسية للكيان المادي المُنفذ هو تحويل المسح للمضلعات المستوية و خزنها في ذاكرة الصورة من اجل إجراء عملية التحديث. كما تضمن التصميم إمكانية القراءة للنقاط الصورية (عناصر الصورة) من ذاكرة الصورة وعرضها على شاشة الحاسوب.} }