TY - JOUR ID - TI - Design and Implementation of a Network on Chip Using FPGA(English) تصميم وتنفيذ شبكة داخل شريحة باستخدام المصفوفات القابلة للبرمجة حقلياً(English) AU - Dr. A. I. A. Jabbar د. عبد الاله عبد الجبار AU - Noor .Th. AL Malah نور ثامر الملاح PY - 2013 VL - 21 IS - 1 SP - 91 EP - 100 JO - AL-Rafidain Engineering Journal (AREJ) مجلة هندسة الرافدين SN - 18130526 22201270 AB - AbstractThe fundamental unit of building a Network on Chip is the router , it directs the packets according to a routing algorithm to the desired host. In this paper ,a router is designed using VHDL language and implemented on Spartan 3E FPGA with the help of Integrated software environment ( ISE10.1) . The utilization of the Spartan 3E resources is excellent ( for example the number of slices required doesn’t exceed 3%) .After that a (4×4) mesh topology network is designed and implemented using FPGA ( the number of slices is 43% of the available slices ) . An example is applied on the designed Network on Chip (NoC) which validates the design successfully . Keywords: Router , SoC, NoC, VHDL, FPGA,VGA,MESH

الوحدة الاساسية في بناء شبكة داخل شريحة هي المُّوجه , حيث يقوم بتوجيه الحزم وحسب خوارزميات التوجيه الى الجهة المطلوبة . في هذا البحث تم تصميم مُوجه باستخدام لغة وصف الكيان المادي (VHDL) ونُفذَ هذا التصميم على المصفوفات القابلة للبرمجة حقلياً (FPGA) و بالاستعانة بالوسط البرمجي المتكامل (ISE10.1). وقد اسٌتخدم من الموارد المتاحة والمتوفرة من الـ(FPGA) على سبيل المثال 3% من الشرائح . ثم صممت شبكة نوع (4×4) ثنائية الاحداثيات ونفذت ايضاً على المصفوفات القابلة للبرمجة حقلياً واستخدم من شرائح المصفوفات43% واستخدم مثال ناجح للتحقق من صحة التصميم. ER -