@Article{, title={Design and simulation of Differential Transimpedance Amplifier (TIA) Based on 0.18 µm CMOS Technology-eng تصميم ومحاكاة مكبر الممانعة التفاضلية المبنية على تقنية 0.18 µm CMOS}, author={Dr. Luqman Safar د. لقمان سفر علي and Muna Samir Zaki منى سمير زكي}, journal={AL-Rafidain Engineering Journal (AREJ) مجلة هندسة الرافدين}, volume={21}, number={4}, pages={121-131}, year={2013}, abstract={AbstractThe transimpedance amplifier is realized in a 0.18μm CMOS technology. The TIA uses a shunt-shunt feedback topology, differential TIA because it reaches a higher bandwidth than a conventional one. The TIA also has a variable gain to increase the bandwidth of theamplifier . The TIA has a maximum gain of 73 dBΩ, bandwidth 3.1GHZ, bit rate 5Gb/s and input-referred current noise of 5 pA/√Hz. Eyejitter at bit rate 5Gb/s equal to 5ps (peak to peak).Keywords:transimpedance amplifier (TIA) , Berkeley Short Channel Igfet model (BSIM model) , Advanced design system (ADS) .

الخلاصةمكبر الممانعة نفذ باستخدام تقنية 0.18 µm CMOS . واستخدم في هذا المكبر تغذية خلفية نوع توازي-توازي ,وتمت الاستعانة بمكبر الممانعة التفاضليةلان عرض الحزمة فيه اعلى مما هو في التقليدي , كما ان المكبر ذو كسب متغير لزيادة عرض حزمة التردد للمكبر.حيث بلغ اعلى كسب للمكبر73 dBΩ وبعرض حزمة ترددية3.1 GHZوبمعدل نقل بيانات 5 Gb/s , وضوضاء تيار الادخال 5pA/√HZ . وبلغ الانحراف الزمني (jitter) 5 ps (peak to peak)عند معدل نقل بيانات 5 Gb/s .} }