research centers

Search results: Found 1

Listing 1 - 1 of 1
Sort by

Comparison between FPGA Co-Processor &Tms320 C641x DSP Family in Implementing DIF FFT Algorithm

Authors: A.M.Ragib --- N.H.Abbas
Journal: Journal of Engineering مجلة الهندسة ISSN: 17264073 25203339 Year: 2005 Volume: 11 Issue: 3 Pages: 533-540
Publisher: Baghdad University جامعة بغداد


The Decimation in Frequency Fast Fourier Transform (DIF FFT) is a computationally intensive digital signal processing function widely used in application such as imaging and wireless communication .Historically, this has been a relatively difficult function to implement optimally in hardware, leading many software designers to use digital signal processors (DSPs) in soft implementations. Unfortunately, because of the function s computationally intensive nature, such an approach typically requires multiple DSPs within the system to support the processing requirements. This is costly from a device and board rcal – estate perspective as well as power intensive.Field –programmable gate array (FPGA) co-processors have become an extremely cost – effective means of off – loading computationally intensive algorithms to improve overall system performance while reducing development time, cost and risks. This paper will describe two DIF FFT implementation approaches, one implemented as an FPGA co –processor and the other using only an external TMS320C641X DSP Family. It will then examine the advantages and disadvantages of implementation perspectives.

محول فورير السريع مقسم التردد (DIF FFT) كثيرا" مايستخدم في تطبيقات معالج الاشارة الرقمية مثل التصوير والاتصالات اللاسلكية .تاريخيا تكون هكذا وظائف صعبة البناء بصورة مثلى ككيان مادي ،لذلك تقدم عدد من مصممي البرامج من اجل استخدام معالج الاشارة الرقمية في بناء بسيط. ولكن لسوء الخط ، بسبب كون الوظائف المراد بنائها حسابيا مركزة لذلك نحتاج الى عدة معالجات داخل نفس النظام من اجل تحقيق متطلبات المعالجة .وهذا الشى مكلف اضافة الى كونه يصرف قدرة اكثر .المعالج المساعد الذي يستخدم ترتيب بوابة برمجة المجال (FDGA Co-processor) يستخدم من اجل تحسين اداء النظام بصورة شاملة ويقلل من زمن المعالجة والكلفة والمحاطر .هذه المنشورة تصف طريقتين لبناء محول فورير السريع مقسم التردد( DIF FFT) الاولى باستخدام ترتيب بوابة برمجة المجال (FPGA) والثانية باستخدام معالج الاشارة الرقمية (TMS 320C641X DSP Family) وبعدها نختبر فوائد ومساوئ كلا الطريقتين من ناحية الأداء ، والكلفة ، صرف الطاقة وسهولة البناء.

Listing 1 - 1 of 1
Sort by
Narrow your search

Resource type

article (1)


English (1)

From To Submit

2005 (1)