research centers


Search results: Found 2

Listing 1 - 2 of 2
Sort by

Article
Effects of Parallel Processing Implementation on Balanced Load-Division Depending on Distributed Memory Systems
تأثی ا رت تنفیذ المعالجة المتوازیة على التقسیم المتوازن للحمل أعتماداً على أنظمة الذاكرة الموزعة

Authors: Subhi R. M. Zebari صبحي رفیق محمد زیباري --- Numan O. Yaseen نعمان عمر یاسین
Journal: Journal of university of Anbar for Pure science مجلة جامعة الانبار للعلوم الصرفة ISSN: ISSN: 19918941 Year: 2011 Volume: 5 Issue: 3 Pages: 50-56
Publisher: University of Anbar جامعة الانبار

Loading...
Loading...
Abstract

Complex problems need long time to be solved, with low efficiency and performance. Therefore, toovercome these drawbacks, the studies went toward the approaches of breaking the problem into independentparts, and treating each part individually in the way that each processing element can execute its part of theproblem simultaneously with the others.Parallel processors are computer systems that consist of multipleprocessing units connected via some interconnection network and the software needed to make the processingunits work together. Parallel processing is divided into three types; Shared, Distributed and Hybrid memorysystems.In this paper, distributed memory systems addressed depending on client/servers principles, the networkcan contain any number of nodes; one of them is a client and the others are servers. The algorithms used hereare capable of calculating the (Started, Terminated, Consumed -CPU and Total Execution- times and CPUusage) of servers and the Client's -CPU and total execution- times. This work addresses an improved approachfor problem subdivision in balanced form and design flexible algorithms to communicate efficiently betweenclient-side and servers-side in the way to overcome the problems of hardware networking components andmessage passing problems. We addressed Matrix-Algebra case-study to display the effect of balance loaddivisionfor this approach. The obtained results are checked and monitored by special programming-checkingsubroutinesthrough many testing-iterations and proved a high degree of accuracy. All of these algorithmsimplemented using Java Language

المشاكل المعقدة تحتاج إلى وقت طویل لكي تحل، مع كفاءة وأداء قلیلین. لذلك، للتخلص من هذه المسا وئ الد ا رسات ذهبت بأتجاه مناهج تجزئةالمشكلة إلى أج ا زء مستقلة، ومعاملة كل ج أ ز على حدة بحیث أن كل عنصر معالجة یمكن أن ینفذ الج أ ز المخصص له من المشكلة بشكل آني معباقي العناصر.المعالجات المتوازیة هي أنظمة حاسبات تحتوي على وحدات متعددة المعالجة مرتبطة مع بعضها عن طریق شبكة ت ا ربط متداخلةوأیضاً الب ا رمجیات المطلوبة لجعل وحدات المعالجة تعمل مع بعضها. المعالجة المتوازیة تقسم إلى ثلاثة أنواع : أنظمة الذاكرة ال (المشتركة،الموزعة والمختلطة).في هذا البحث، تم تناول أنظمة الذاكرة الموزعة أعتماداً على مادئ العمیل/الملقمات، الشبكة یمكن أن تحتوي على أي عدد منالعقد؛ أحداها هو العمیل والبقیة هي ملقمات. الخوارزمیات المستخدمة هنا قادرة على حساب (الأزمنة:البدائیة، المنتهیة، المستغرقة من قبل وحدةالمعالجة المركزیة وكذلك التنفیذ الكلي. أضافة إلى نسبة أستغلال وحدة المعالجة الم ركزیة) للملقمات. وكذلك الزمن المستغرق من قبل وحدة المعالجةالمركزیة والزمن الكلي للعمیل. هذا البحث یتناول منهج مطور لتقسیم المشكلة بهیئة متوازنة وتصمیم خوارزمیات مرنة للأتصال بكفاءة بین جانب-العمیل وجانب-الملقمات بحیث یتم التخلص من مشاكل مادیات مكونات الشبكة ومشاكل ارسال الرسالة. نحن تناولنا هنا حالة د ا رسة جبر المصفوفات لعرض تأثیر تقسیم-الحملالمتوازن لهذا المنهج. تم فحص وم ا رقبة النتائج المستحصلة بواسطة ب ا رمج فرعیة خاصة للفحص من خلال التك ا ر ا رت-الأختباریة وبرهنت درجة عالیة من الدقة.جمیع هذه الخوارزمیات تم تنفیذها بأستخدام لغة جافا.


Article
Multiprocessor Configuration of 8051 Microcontroller Chip
تشكيلة المعالجات المتعددة للتحكم الدقيق 8051

Loading...
Loading...
Abstract

This paper extends the parallel operation of the 8051 microcontroller chip and presents the use of multiple 8051s that are connected to a common loop in a multiprocessor configuration. The 8051 multiprocessing implies many processors acting in some unified manner and connected so that data can be interchanged between them. There is generally a controlling or "talker" microcontroller that directs the activities of the remainder of the loop microcontrollers, or "listeners". One particular characteristic of a talker-listener loop is the frequent transmission of data between the talker and individual listeners. All data broadcast by the talker is received by all the listeners, although often the data is intended only for one or a few listeners. While some times, data is broadcast that is meant to be used by all the listeners. Communication through multiple 8051s use standard UART technology which assign unique addresses to all the listeners using mode 1, in this mode the listeners will waste a lot of processing time rejecting data not addressed to them. Mode 2 and 3 reduces processing time by enabling character reception based upon the state of SM2 in a listener and the state of bit ten in the transmitted character. A single strategy is used to enable a few listeners to receive data while the majority ignores the transmissions. This system is implemented and tested for transmitting data through talker as master and two listeners as slaves.

تعرض هذه المقالة العمل المتوازي لشريحة المسيطر الدقيق 8051 وكذلك توضح استخدام شرائح متعددة مرتبطة مع بعضها في حلقة مألوفة على شكل معالجات متعددة (متوازية). إن مصطلح المعالجات المتعددة يعني ربط المعالجات بطريقة معّرفة حتى يتم تبادل البيانات بينها. بصورة عامة هنالك شريحة مسيطر دقيق "حاكي" والذي يوجه الفعاليات إلى باقي شرائح الحلقة المتوازية أو "المُنْصتين". إن احد الخصائص النوعية لمجموعة (الحاكي – المُنْصت) هو تكرار البيانات بين الحاكي والمُنْصتات الفردية. كل البيانات ترسل بواسطة الحاكي ، تستلم عن طريق كل المنصتين . لكن هذه البيانات قد تكون موجهة لأحد المنصتين او لجميع المنصتين. إن الاتصال خلال الشرائح المتعددة العمل تستخدم تقنية الإرسال والاستلام اللاتزامني (UART) والذي يؤشر عناوين أحادية لكل المُنْصتين باستخدام الطور الأول والذي يستغرق زمن معالجة إضافي لرفض البيانات التي لا تخص المُنْصت المعين. أما الطور الثاني والثالث فلهما قابلية تقليل زمن المعالجة عن طريق تفعيل آلية استلام رمز بالاعتماد على المرجاح (SM2) في المُنْصت وكذلك حالة الثنائي العاشر في الرموز المستلمة. نفذت هذه المنظومة وقد تم اختبارها في عملية إرسال واستلام البيانات بين الحاكي والمُنْصتين ولعدة معدلات ارسال.

Listing 1 - 2 of 2
Sort by
Narrow your search

Resource type

article (2)


Language

Arabic and English (1)

English (1)


Year
From To Submit

2011 (2)