research centers


Search results: Found 3

Listing 1 - 3 of 3
Sort by

Article
Design and Implementation of Synthesizable VHDL Model for General PCMCIA I/O Cards Controller

Author: Yousra Abd Mohammed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2008 Volume: 26 Issue: 7 Pages: 762-776
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

AbstractThe portable and nomadic computer market has driven the development ofPCMCIA Cards to address the expansion needs for the user. These cards provide avast variety of hardware devices which are rugged, credit-card sized, lightweight,and power efficient. These cards are easy to use, especially for the non-technicaluser. Since the sockets are accessible from the outside of the system, the systemdoes not have to be powered-off, opened, and rebooted to add or remove a device.This dynamic insertion and removal feature inherently makes these devices powermanageable and also allows devices to easily be shared among different computers.This paper is concerned with type II PC cards, which mean I/O cards,therefore a design and implementation of synthesizable VHDL model for controlsystem (Controller) of the PCMCIA I/O cards is presented.The implementation of the control system (controller) has been done by using veryhigh speed hardware descriptive language (VHDL) and its implementation on fieldprogramming gate array (FPGA) type Xilinx Spartan 2 (XC2S30-6 Pq208) byusing synthesis and implement tools of ISE6.3 program.The used of FPGA technology is optimal for this paper because it offers highreliability and flexibility in modifying and even developing the required designwith a reduction in the required number of hardware components, also the nonrecurring engineering cost.The timing behavior of the controller is be tested and verified to ensurethat it meets the performance requirements by using simulation tools of Active-HDL program AND Daley report of ISE program, therefore examples ofsimulation results of read/write transfers for both an attribute memory and I/Odevices are presented in this paper.

أَ  ن يعنو  ن حاجات الّتوس  ع لل  مستعملِ. PCMCIA سوق الحاسب  ة الّنّقالة َق  د ساق ْ ت َت َ ط  ور البطاقا  تهذه البطاقا  ت تُزو  د تنويع َ ة واسع َ ة من الأجهزة المادية القوية و المتينة ، و بحجم بطاقة إئتمان ،وذات وزن خفيف، وُتشغيلُ كفوء. هذه البطاقا  ت سهلة الإستعمالُ، خاص ً ة لل  مستعملِ غي ِ ر الّتقن ِ ي.موصول ُ ة من خارج الّنظا ِ م،ولا حاجة لقطع القدرة ثم أعادة تشغيل و تحميل (sockets) لانه الالّنظام من جديد من أجل أَ  ن يضي َ ف أو يزيلَ أداة. هذه خاصية الإدخالِ والإزال  ة ال  دينامي  ة يجعلا ِ نهذه الأدوا  ت بشكل ُتشغيلُ سهلة الانقياد وتَسم  ح للأدوات أيضا أَ  ن تَ ُ كو  ن  م َ شا  ركة بشكل سهل بينالحاسبا  ت المختلف  ة.هذه المقالة تهتم بالنوع الثاني من هذه البطاقات أي بطاقات الإدخال و الإخراج ،لذلكلنظام سيطرة (مس يطر) لهذا (Synthesizable VHDL Model) في هذه المقالة ص  مم وُنَف َ ذالنوع من البطاقات(ISE أن تصميم و تنفيذ نظا ِ م ال  سيطرة ( المسيطر ) قد تم باستخدام برنامج ( 6.3XC2S30- كبيئة برمجية و رقاقة المصفوفات البرمجية نوع ( 6 (VHDL) المستند على لغةكأداة للكيان المادي. (XILINX) التي تنتجها شركة (Pq208أن استخدام هذه التقنية مهم جدا" في التصميم لانه يوفر موثوقية عالية و مرونة فيتغير و تحديث مواصفات التصميم و التي تسهم في تقليل عدد المكونات المادية المستخدمة فيالتصميم و بالتالي تقليل الكلفة الكلية للمنظومة.للمسيطر قد تم تحليله للتأكد من انه يسد حاجات الأداء (timing behavior) أن أللذلك تم تقديم في هذه المقالة ، (Active-HDL)ِ ال  مصمم لها باستخدام أدوات المحاكاة لبرنامج ألبعض من نتائج المحاكاة لعمليات القراءة و الكتابة لأجهزة الإدخ ال و الإخراج و الذاكرةالتعريفية.


Article
Simple Adaptive Tracking Approach For Nonmaneuvering And Maneuvering Target
طريقة التتبع التكيفية البسيطة للأهداف المنَاورة والغير المنَاورة

Author: Yousra Abd Mohammed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2010 Volume: 28 Issue: 4 Pages: 775-784
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This article suggest a simple adaptive approach for tracking thenonmaneuvering and maneuvering target, this tracking approach uses two states percoordinate model to describe the target motion, the residue that provides from thisfilter is forms the sufficient statistic to detect the existence of maneuver by fadingmemory detector (FMD) with two-threshold value. When the residue exceeds one onthe threshold value, it is used to vary the maneuver noise spectral density (q) in thetwo states Kalman filter model. This approach is consider as an extended andenhanced for the Castella tracking filter [3] which proposed to track the maneuveringtargets for a low data rate track-while-scan (TWS) operation. However, theperformance of the suggested approach is tested under different flight environments tocompare the effectiveness of it with the performance of the Castella tracking filter.

هذه المقالة تَقترح طريقة تكيفية بسيطة لتتبع للأهدافالمناورة والغيرالمَناورة ، تَستعملُلوصف (two state per coordinate model) طريقة التتبع هذه مرحلتين لكلّ نموذجِ منسقالتي تُزود من هذا المرشحِ تشكل الإحصائيات الكافيةُ لإكتشاف (residus) حركة الهدف، البقيةبقيمة العتبتينِ. عندما تَتجاوز (fading memory detector) وجود المناورة بإزالة كاشف الذاكرةفي مرحلتي (q) البقية واحد على قيمة العتبة، هو يسَتعملُ لَتغيير كثافة طيف ضوضاء المناورَةهذه الطريقة تَعتبر كممتد ومحسنة لمرشحِ تتبع كاستيلا [ 3] الذي .Kalman نموذج مرشحِ كالمانtrack-while-scan ) إقترح لَتعقيب أهداف المَناورة لمعدل بيانات منخفضة تُقدر مساراً بينما مسحعلى أية حال، أداء هذه الطريقة المقترحة مجرب تحت بيئات الطيرانِ المختلفة لمقارَنة .((TWS)فعاليتها بأداء مرشحِ تتبع كاستيلا.


Article
Represent Different Types of Sliding Mode Controllers by VHDL
تمثيل أنواع مختلفة من مسيطرات الطريقة المنزلقة (Sliding mode controllers) بلغة الوصف المادي (VHDL)

Authors: Mohammed H. Khudair --- Ekhlas H. Karam --- Yousra Abd Mohammed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2009 Volume: 27 Issue: 12 Pages: 2494-2516
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper focus on represent and implementation the conventional sliding mode control (SMC), in addition to some types of the common enhancement SMC approaches using reconfigurable hardware technology based on Field Programmable Gate Arrays (FPGAs); this is because FPGAs are highly attractive options for hardware implementation. The enhancement SMC approaches that used here are:1) the conventional SMC with boundary layer, 2) PI sliding mode controller, and 3) boundary SMC with new approximation sign function. The main key of this work is toimplement these SMC approaches in high volume FPGA devices, a low area and fast clock speed device, where these approaches are implemented in Xilinx Vertix family Xcv1000-fg680-4 FPGA (the occupation rate is 86% and maximum net delay is 0.032 ns). All the architectures in VHDL, verified the functionality using Active-HDL simulator, and synthesis the data paths using ISE 4.1i software package synthesis tooland Xilinx place and route tool of this package. Finally, to test the performances of the enhancement SMC approaches, computer simulation is performed on linear and nonlinear system models in order to compare the performance of these SMC approaches to illustrate which approach between them give more efficient performance than the others

بالاضافة , (SMC) هذا البحث يركزعلى تمثيل وتطبيق سيطرة النمط المنزلقة التقليدية Sliding mode ) الى بعض ألانواع من الطرق المحسنة الشائعة لمسيطرات النمط المنزلقة بأستخدام تقنية برمجة واعادة برمجة الماديات مستندة على رقاقة المصفوفات (controllers وذلك بسبب ان هذه الرقاقات هي خيارات جذابة جدا" لتنفيذ الكيان , (FPGA) المبرمحة (Sliding mode) المادي.الهدف الاساسي من هذا البحث هو تنفيذ أربعة أنواع من المسيطرات نوع وذلك لغرض المساحة القليلة والسرعة العالية للتنفيذ.في هذا العمل قد تم (FPGA) بأستخدام ال بحيث كانت نسبة المستخدم من ( Xcv1000-fg680- استخدام رقاقة المصفوفات البرمجية نوع ( 4 0.032 . ولغرض التأكد من الاداء الوظيفي ns هذه الرقاقة هو 86 % وتأخير صافي أقصاه باستخدام (Timing Simulation) بصورة صحيحة للمسيطرات فقد تم أجراء المحاكاة الوقتية synthesis the data ) ولاكمال باقي العمليات التنفيذية (Active-HDL simulator) برنامج الوأخيرا ولغرض تجيك .( ISE 4.1i) فقد تمت بأستخدام برنامج (paths and place and route عمل هذه المسيطرات, انجزت عدة محاكاة حاسوبية على نماذج لأنظمة خطية وغير خطية بأستخدام Mat. Lab. برنامج ال

Listing 1 - 3 of 3
Sort by
Narrow your search

Resource type

article (3)


Language

English (3)


Year
From To Submit

2010 (1)

2009 (1)

2008 (1)