research centers


Search results: Found 15

Listing 1 - 10 of 15 << page
of 2
>>
Sort by

Article
Design and Implementation of Optimal Multi-rate Digital Down Converter Using MALAB and ModelSim
تصميم مرشح رقمي خافض متعدد السرعات باستخدام برامج محاكات وتنفيذ حديثة

Author: Hazim Salah Abdalsatar
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2013 Volume: 31 Issue: 3 Part (A) Engineering Pages: 550-562
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

In this paper, a design and implementation of a digital down converter (DDC) filter for GSM, CDMA, WCDMA is presented. A powerful system design tool, Xilinx System Generator is adopted to simplify the design cycle and increase the productivity. The proposed DDC is composed of three stages of cascaded filters. The maximum operation speed of the Proposed DDC filter is 100MHz. The remaining sub-modules of the DDC, such as the FIR filter, is co-designed using MATLAB FDATool and ModelSim with a tradeoff between the receiving path of requirements, algorithm and hardware implementation complexity. The system has been successfully verified using the MATLAB module and ModelSim. The most important stage in the design is the HDL code generation for implementation phase and results verification.

يعرض هذا البحث تصميم وتنفيذ مغير رقمي خافض للتردد يدعم منظومات اتصالات مختلفة . لتسهيل واختصار دورة التصميم تم اعتماد ادوات تصميم حديثة مثل مولد النظام . المرشح المقترح يتكون من ثلاثة مراحل لمرشحات رقمية مربوطة مع بعضها بشكل متوالي . السرعة القصوى لهذا المرشح هي 100 ميكا هيرتز . اجزاء المرشح المقترح مثل مرشح الاستجابة المحدودة تم تصميمها باستخدام برنامج محاكات (ماتلاب ) و التحقق منها بواسطة برنامج تنفيذ حديث (موديلسم) لتقليل التعقيد في النظام. المرشح المقترح تم التحقق منه بنجاح باستخدام برامج متطورة و معتمدة عالميا. المرحلة الاكثر اهمية في هذا التصميم هي توليد شفرة اللغة الخاصة بجهاز التنفيذ .

Keywords

DDC --- FIR --- MATLAB --- ModelSim


Article
High-Pass Digital Filter Implementation Using FPGA

Authors: Dr. Manal H. Jassim1 --- Asaad Hameed Sahar2
Journal: IRAQI JOURNAL OF COMPUTERS,COMMUNICATION AND CONTROL & SYSTEMS ENGINEERING المجلة العراقية لهندسة الحاسبات والاتصالات والسيطرة والنظم ISSN: 18119212 Year: 2013 Volume: 13 Issue: 3 Pages: 41-50
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Abstract-Depending on the response of the system, digital Filters can be designedusing frequency sampling or windowing methods; but these methods have a problem inprecise control of the critical frequencies. In the sampling method, the weightedapproximation error between the actual frequency response and the desired filterresponse is spread across the pass-band and the stop-band and the maximum error isminimized, resulting ripples in the pass-band and the stop-band. The frequencysampling method has the same tolerance requirements as the windowing method. In thiswork we implemented a digital FIR high pass filter using MATLAB program(FDATools) using sampling and windowing methods, then the design in the FPGA kitis downloaded by generating VHDL description. A comparison the amount of thecomponent has been used in the FPGA for both methods. The FIR filter is implementedusing Spartan 3AN- XC3S700a-4FG484FPGA and simulated with the help of XilinxISE (Integrated Software Environment) Software WEBPACK Project Navigator 11i.

Keywords

FIR Filter --- FPGA --- FDATooLs


Article
Design And Simulation Of Programmable Finite Impulse Response (PFIR) Digital Filter Using MATLAB And MAC Filter
تصميم ومحاكاة مرشح رقمي مبرمج ذو الاستجابة المحدودة باستخدام برنامج ماتلاب

Loading...
Loading...
Abstract

In this paper, the fundamental and philosophy of FIR digital filter design with MATLAB program and multiply accumulate (MAC) Filter is present. The principle of low pass filters is concentrated here which will apply to other response type as well, and the degree of freedom available for finite impulse response (FIR) filter design is discussed in details. The importance of Equiripple and Least square design to implement the FIR filter in hardware is evaluated. The realistic aspects of FIR filter design and fixed point completion beside algorithms in the filter design toolbox and signal processing toolbox is illustrated. Different design algorithms and theory behind is wanted to contribute them. Result shows that the least square methods give less pass band ripple compare with the Equiripple methods but with Gibbs phenomena in the filter response. The implementation results with MAC filter from Xilinx shows an important reduction in multiplication process, consequently low power consumption.

هذا البحث يتناول فلسفة ومبادئ تصميم المرشح الرقمي ذو الاستجابة المحدودة في برنامج ماتلاب. يركز هذا العمل على مبادئ ترشيح الحزم المنخفضة من الترددات ومقدار الحرية المتاحة في تصميم مرشح الاستجابة المحدودة . أن أهمية تصميم المرشحات المتوازنة التموج في التنفيذ تم تقييمها ومقارنة نتائجها . الجوانب الواقعية في تصميم هذا النوع من المرشحات بالقيم الثابتة بالاعتماد على لوغاريتمات صممت لهذا الغرض استخدمت فيها مختلف برامج معالجات الإشارة. النتائج التي تم الحصول عليها تبين أن طريقة التربيع الأدنى تعطي تموج اقل في حزمة المرور بالمقارنة مع طريقة التموج المتعادل ولكن مع ظاهرة جبس الغير مرغوبة في استجابة الفلتر.

Keywords

Equiripple --- Least Square --- FIR --- MATLAB


Article
The Performance Enhancement Study of FIR Filters Based on Adjustable Window Function
دراسة تحسین اداء المرشحات ذات استجابة النبضة المحددة بالأعتمادعلى دالة نافذة قابلة للتنظیم

Author: Najat Sh.Jasim Mohammed
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2012 Volume: 30 Issue: 5 Pages: 811-831
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The aims of this study are enhancement the performance of low pass FIR(Finite Impulse Response) Filters by using adjustable window design method, and reduce the amplitude of side lobes and Gibbs phenomenon problems in these filters,also study the effect of different orders of low pass FIR filters (20th ,70th, 200th ) on its performance when the parameter β in fixed value in the time domain and frequency domain, and investigate the effect of different values of parameter β=0.5,3,6,9 on its performance when the filter order in fixed value in the timedomain and frequency domain.These filters are used in the ECG signal applications to remove high frequency noise. The simulation of design these filters is implementing by using FDA tool (filter design and analysis tool) and wintool (window tool) from matlab (R2010a)program. The study results have been obtained the lowest value of relative side lobe attenuation= -66.2dB with thin main lobe width = 0.016602 when the filter order and the parameter β are equal to 200th, 9 respectively, we find that Kaiser window function is the optimum window to reduce side lobe amplitude and to reduce the Gibbs phenomenon with control of the main lobe width as compared with other windows such as Hamming, Bartlett, Blackman and Rectangular, and gives much better stop band attenuation than the Parks-McClellan algorithm.


Article
Design and simulation of Filter Banks with Low Computational Complexity For Audio Applications

Author: Saad Hassan
Journal: IRAQI JOURNAL OF COMPUTERS,COMMUNICATION AND CONTROL & SYSTEMS ENGINEERING المجلة العراقية لهندسة الحاسبات والاتصالات والسيطرة والنظم ISSN: 18119212 Year: 2014 Volume: 14 Issue: 2 Pages: 53-61
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Abstract : In this research, a design method for low complexity uniform and non-uniform filter banks is presented. These filter banks are targeted for audio and hearing applications. The design is based on using IIR allpass second order filters at the analysis stage. But since these filters will cause phase non-linearity, which in turn cause distortion at the output, the synthesis stages of these filters are designed in such way to remove the non-linearity of the phase. The phase non-linearity at the analysis stage is forced to be out of region of interest. By oversampling, the non-linear segments near the band edges are removed through specially designed synthesis filters. Compared to existing literature techniques, the new approach produced a very low computational power of the filter bank, as well as a lower input/output delay. The success of the method is demonstrated using Matlab simulation results.Key words: Filter banks, IIR filters, FIR filters, polyphase,


Article
REAL TIME IMPLEMENTATION OF FIR FILTER BASED ON TIME DELAY NEURAL NETWORK
تنفيذ الزمن الحقيقي لمرشح نبضة محدد الاستجابة مبني على استخدام شبكة تأخير الزمن العصبية

Author: Dr. Shefa Abdulrahman Dawwd د.شفاء عبدالرحمن داؤد
Journal: AL Rafdain Engineering Journal مجلة هندسة الرافدين ISSN: 18130526 Year: 2010 Volume: 18 Issue: 4 Pages: 17-27
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

AbstractAn FPGA real time Implementation of Time Delay Neural Network (TDNN) is presented in this paper. The design and all of the work are geared towards the implementation of the TDNN in a scalable fashion. The TDNN is an adaptive FIR filter with 18-bit input and 18-bit output resolution. In this paper, the filter adapts its tap weights using the Least-Mean-Square (LMS) algorithm and then stores them in FPGA memory cell. The LMS algorithm that is used for weight adaptation is off chip implemented. The input is processed through a digital tapped delay line. The FIR neural network is used for real time adaptive noise cancellation. When the filter order is 10, the filter consumes 1168 Spartan 3E FPGA logic elements. Keywords: TDNN, FIR neural network, FPGA neural implementation.

يعرض هذا البحث تنفيذ الزمن الحقيقي لشبكة تأخير الزمن العصبية بأستخدام مصفوفة البوابات المبرمجة حقليا. تم توجيه التصميم وكل العمل على تنفيذ الشبكة بتقنية قابلة للتوسع. في هذا البحث تعمل شبكة تأخير الزمن العصبية كمرشح متكيف محدد الاستجابة بدقة 18 بت ادخال و 18 بت اخراج. يستخدم المرشح خوارزمية اقل معدل تربيع في تثبيت اوزانه ومن ثم خزن تلك الاوزان في خلايا ذاكرة مصفوفة البوابات المبرمجة حقليا. تم تنفيذ خوارزمية اقل معدل تربيع برمجيا خارج دائرة الرقاقة. يعالج الادخال خلال خط التأخير الرقمي الخاص بالمرشح المصمم. تم استخدام تطبيق ازالة الضوضاء المتكيفة في فحص كفاءة الشبكة العصبية المكافئة لمرشح محدد الاستجابة. لمرشح ذو مرتبة مساوية لل10 تم استغلال 1168 عنصراً منطقياً من حجم رقاقة البوابات المبرمجة حقلياً.


Article
Optimization of Eye Diagram Based on Adaptive Decision Feedback Equalizer for High Speed Digital System

Author: Amenah. I. Kanaan
Journal: Tikrit Journal of Engineering Sciences مجلة تكريت للعلوم الهندسية ISSN: 1813162X 23127589 Year: 2016 Volume: 23 Issue: 3 Pages: 105-115
Publisher: Tikrit University جامعة تكريت

Loading...
Loading...
Abstract

Eye diagram used in a lot of radio and telecommunication application, but it can also be used in digital signal integrity. This kind of analysis is a common indicator of performance in digital transmission systems. As integration density and data rates increase, dispersive losses, reflections and crosstalk can severely degrade signal integrity. Fortunately, these effects are linear processes. Accordingly, simple, on-chip signal processing techniques can compensate for them. In this paper we introduce an approach to improve eye diagram for data transmission that indicate the signal strength by using adaptive Decision Feedback Equalizer (DFE) in receiver circuits of digital system. The simulation results are presented to validate the efficiency of the proposed method.


Article
Optimization of Eye Diagram Based on Adaptive Decision Feedback Equalizer for High Speed Digital System

Author: Amenah. I. Kanaan
Journal: Tikrit Journal of Engineering Sciences مجلة تكريت للعلوم الهندسية ISSN: 1813162X 23127589 Year: 2016 Volume: 23 Issue: 3 Pages: 105-115
Publisher: Tikrit University جامعة تكريت

Loading...
Loading...
Abstract

Eye diagram used in a lot of radio and telecommunication application, but it can also be used in digital signal integrity. This kind of analysis is a common indicator of performance in digital transmission systems. As integration density and data rates increase, dispersive losses, reflections and crosstalk can severely degrade signal integrity. Fortunately, these effects are linear processes. Accordingly, simple, on-chip signal processing techniques can compensate for them. In this paper we introduce an approach to improve eye diagram for data transmission that indicate the signal strength by using adaptive Decision Feedback Equalizer (DFE) in receiver circuits of digital system. The simulation results are presented to validate the efficiency of the proposed method.


Article
IMPLEMENTATION OF MULTIRATE TECHNIQUE IN WIRLESS APPLICATION USING FPGA
تطبيق تقنيات متعددة السرع مع المستلمات الهوائية بأستخدام حقل مصفوفاتالبوابات القابلة للبرمجة

Author: Ali M.Al-Bermani علي محمد حسين
Journal: Journal of university of Anbar for Pure science مجلة جامعة الانبار للعلوم الصرفة ISSN: ISSN: 19918941 Year: 2008 Volume: 2 Issue: 1 Pages: 159-168
Publisher: University of Anbar جامعة الانبار

Loading...
Loading...
Abstract

:Multirate filter is one of the main parts that determining the receiveing quality in wireless communication. Wireless applications including ETSI DVB-T/H digital terrestrial television transmission and IEEE network standards such as 802.11 (“WiFi”), 802.16 (“WiMAX”) have high quality data acquisition and storage system requirements which increasingly take advantage using multirate techniques to avoid the use of expensive anti-aliasing analogue filters and to handle efficiently signal of different bandwidths which require different sampling frequencies. So, the present work deals with the design and implementation of multistage distributed arithmetic FIR filter with efficient cost of multiplication and storage requirement. Previous work concerning the implementation of filter is either using special programmable devices or DSP processors. Some of these works used the FPGA based architectures to implement filter in single stage but with high cost and complex design to implement.
The designed arrangements are simulated and implemented using VHDL based software on Virtex-II FPGA chip. High signal resolution and large dynamic range are the main features achieved in the work.

ان التطور الحاصل في الاتصالات ونقل المعلومات ادى الى زيادة في سرعة الأشارة وتزايد في عدد الأشاراتالمنقولة عبرالقنوات حيث دعت الحاجة الى تطوير مستلمات تستوعب هذه الزيادة في تدفق المعلومات واماكن خزنها بحيثتعالج بسرعة تواكب سرعة الأشارة . هذا التطور تطلب اختيار مرشحات بكلفة عالية لتواكب كفائة الأشارة بأختلاف الحزمحيث ادى ذالك الى زيادة في الكلفة. فكان الهدف الأساسي من هذا البحث هو تصميم وبناء تقنيات متعددة السرعفي المرشحات وتطبيقها في المعالجات المستلمة للأشارة الهوائية للحصول على أكفأ تصميم (Multirate techniques)وذلك بالسماح للأشارة بالدخول للتقنية باقل نسبة ممكنة وذلك بتقليل نظام المنقي الى اقل حد ممكن . تم اختيار المرشح(Kaiser لأنه يعطي افضلية مع الأشارات المنتقلة مع استخدام اسلوب نافذة قيصر (Decimation FIR filter) المخفضالتي تعطي تكلفة قليلة في بناء المرشحات المحددة الأستجابة مع طور خطي مستقر. تم استخدام حقل المصفوفات window)(VHDL) لأنجاز وتطبيق مخفض الترددات حيث استخدمت لغة (Virtex-II) بتطبيقه على الأداة (FPGA) القابلة للبرمجةبحيث يقلل مسارات الأشارة للتصميم في داخل التصميم ومقارنته مع التصاميم الأخرى التي استخدمت مرشح واحد او عدةحيث اعطت نتائج ناجحة في تقليل الكلفة (ISE 4.1i) مكونات مختلفة في السرع. ان التصميم المقترح تم استخدامه معبمستوى عالي جدا بالرغم من التطور في تصميم المستقبل وذلك باستخدام تقنيات متعددة السرع على المرشحات وهي تواكبالترددات حيث ضهرت انها تواكب سرع عالية وبتأخير جدا قليل في الأشارة مقارنة مع التصاميم الأخرى.


Article
FPGA Implementation of Adaptive Noise Canceller
تنفيذ نظام إلغاء الضوضاء المتكيف باستخدام مصفوفة البوابات المبرمجة حقليا

Authors: Aws Hazim saber اوس حازم صابر --- Rafid Ahmed Khalil رافد احمد خليل
Journal: AL Rafdain Engineering Journal مجلة هندسة الرافدين ISSN: 18130526 Year: 2009 Volume: 17 Issue: 4 Pages: 63-72
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

This paper presents hardware implementation of least mean square (LMS) adaptive filter based Adaptive Noise Canceller (ANC) structure on FPGA using VHDL hardware description language. First, the adaptive parameters are obtained by simulating ANC on MATLAB. Second, the data, processed by FPGA, such as step size, input and output signals, desired signal, and coefficients of ANC, are exactly expressed into fixed-point data representation. Finally, the functions of FPGA-based system structure for such LMS algorithm in time sequence are synthesized, simulated, and implemented on Xilinx XC3S500E FPGA using Xilinx ISE 9.2i developing tool. The research results show that it is feasible to implement, on chip train, and use adaptive LMS filter based ANC in a single FPGA chip.Keywords: Adaptive noise canceller, least mean square, FPGA, Adaptive FIR filter

الخلاصةيعرض هذا البحث تنفيذ المرشح المتكيف المبني على خوارزمية معدل المربع الأقل (LMS) المستخدم في بنية نظام إلغاء الضوضاء المتكيف (ANC) على شريحة مصفوفة البوابات المبرمجة حقليا (FPGA) باستخدام لغة وصف الكيان المادي VHDL.أولا تم أيجاد العوامل المتكيفة لنظام ANC وذلك من خلال محاكاة نموذج ANC في البيئة البرمجية MATLAB. ثانيا إيجاد التمثيل المناسب لمعاملات المرشح و إشارات الإدخال و الإخراج باستخدام بيانات النقطة الثابتة و إيجاد كبر الخطوة المناسب لتنفيذ نظام ANC .و أخيرا تم التركيب النهائي لنظام ANC المبني على خوارزمية LMS ومحاكاتها و تنفيذها على شريحة Xilinx XC3S500E FPGA باستخدام أدوات التطوير ISE9.2i الخاصة بشركة Xilinx . أوضحت نتائج البحث إمكانية تنفيذ المرشح المتكيف المستخدم في ANC وتدريبه داخل الشريحة باستخدام شريحة FPGA واحدة.

Listing 1 - 10 of 15 << page
of 2
>>
Sort by
Narrow your search

Resource type

article (15)


Language

English (13)

Arabic and English (2)


Year
From To Submit

2018 (1)

2017 (1)

2016 (3)

2014 (3)

2013 (3)

More...