research centers


Search results: Found 11

Listing 1 - 10 of 11 << page
of 2
>>
Sort by

Article
FPGA Implementation of Ternary Content Addressable Memory
بناء ذاكرة محتوى العَنْوَنَة ثلاثية القيم باستخدام مصفوفة البوابات المنطقية المبرمجة

Author: Layla Hattim Abood ليلى حاتم عبود
Journal: AL-MANSOUR JOURNAL مجلة المنصور ISSN: 18196489 Year: 2015 Issue: 24 Pages: 53-74
Publisher: Private Mansour college كلية المنصور الاهلية

Loading...
Loading...
Abstract

Ternary Content Addressable Memories (TCAM) are the memories that search the data depend on the content stored in them. They are higher level than Content Addressable Memory (CAM) because they are search unknown value also i.e. ternary states, the ternary states is ternary-valued logic or multi-valued logic, in CAM we refer to memory that is addressable by binary data while in TCAM means that the data may contain “don’t care” bits besides logic zero and logic one values. TCAM is used in network routers, ATM switch systems ,data compression. This paper presents FPGA design and simulation to test a TCAM cell for its search operation using VHDL language with ISE9.2i program and implemented on FPGA Altera DE2 kit.

ذاكرة محتوى العنونة ثلاثية القيم هي ذاكرة تقوم بالبحث عن البيانات بالاعتماد على المحتوى المخزون فيها, هي تعتبر اعلى مستوى من ذاكرة محتوى العنونه الثنائية القيم لانها تبحث عن القيم الغير معروفة قيمتها ايضا اي التي ليست صفر ولا واحد وتسمى ثلاثية القيم او متعددة القيم المنطقية . في ذاكرة محتوى العنونه العاديه او الثنائيه يتم الاشارة بالبحث عن البيانات ذات القيم الثنائيه المتعارف عليها وهي الـ 0,1)) اما في ذاكرة محتوى العنونة الثلاثيه القيم سيتم اضافه قيمه ثالثه بالاضافه الى القيمتين اعلاه وهي قيمه غير محددة .هذا النوع من ذاكرة محتوى العنونه الثلاثية القيم يستخدم في مسارات الشبكات وفي انظمه تحويل نمط الانتقال الغير متزامن وفي ضغط البيانات . في هذا البحث نقدم تنفيذ عمليه بحث البيانات في خليه ذاكرة محتوى العنونة الثلاثي القيم باستخدام لغة وصف المكونات المادية باستخدام برنامج ISE9.2i ومن ثم تنفيذه على بطاقة مصفوفة البوابات المنطقية المبرمجة من نوع Altera DE2.


Article
Training Artificial Neural Networks by PSO to Perform Digital Circuits Using Xilinx FPGA

Authors: Hanan A. R. Akkar --- Firas R. Mahdi
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2011 Volume: 29 Issue: 7 Pages: 1329-1344
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

One of the major constraints on hardware implementations of Artificial NeuralNetworks (ANNs) is the amount of circuitry required to perform the multiplicationprocess of each input by its corresponding weight and there subsequent addition. FieldProgrammable Gate Array (FPGA) is a suitable hardware IC for Neural Network (NN)implementation as it preserves the parallel architecture of the neurons in a layer andoffers flexibility in reconfiguration and cost issues. In this paper the adaption of theANN weights is proposed using Particle Swarm Optimization (PSO) as a mechanismto improve the performance of ANN and also for the reduction in the ANN hardware.For this purpose we modified the MATLAB PSO toolbox to be suitable for the takenapplication. In the proposed design training is done off chip then the fully traineddesign is download into the chip, in this way less circuitry is required. This paperexecutes four bit Arithmetic Logic Unit (ALU) implemented using Xilinx schematicdesign entry tools as an example for the implementation of digital circuits using ANNtrained by PSO algorithm.


Article
Neural Network Based Pipelined-Parallel Generation of PWM Signals Suitable to Drive Three Single Phase UPS-ENG
توليد إشارات تضمين عرض النبضة بأسلوب خط أنابيب-توازي مبني على الشبكات العصبية مناسب لسوق مصدر قدرة غير منقطع ثلاثي الأطوار

Authors: Shefa A. Dawwd/Assist.Prof د. شفاء عبدالرحمن --- Basil M. Saied/ Prof د. باسل محمد سعيد/استاذ
Journal: AL Rafdain Engineering Journal مجلة هندسة الرافدين ISSN: 18130526 Year: 2013 Volume: 21 Issue: 5 Pages: 1-15
Publisher: Mosul University جامعة الموصل

Loading...
Loading...
Abstract

AbstractA reliable technique has been proposed to generate a real time pulse width modulation (PWM) signals in order to drive three – single phase uninterruptible power supply (UPS). The PWM patterns have been generated using field programmable gate array (FPGA) and based on selective harmonic elimination method. These patterns are used to drive the six of switching power transistors of the voltage source inverter to produce three – single phase UPS. In order to solve the problem of the complexity of the nonlinear transcendental equations, an intermediate steps have been taken, using artificial neural network (ANN). This will overcome the problem of the off line solution and therefore obtaining the required data to solve the obstacle solution from off line to on line. Therefore, the trained ANN is implemented in a parallel hardware by using FPGA. The benefits of using FPGA to perform ANN are promising and the technique becomes very attractive. It allows a real time, simple, fast, reliable and efficient design with low hardware costs. Finally generating selective harmonic elimination pulse width modulation (SHEPWM) patterns as a real time signals are become visible.Keywords: Field programmable gate array, Selective harmonic elimination pulsewave modulation, Neural networks

الخلاصةتم في هذا البحث اقتراح تقنية موثوقة لتوليد تضمين عرض النبضة (PWM) في الزمن الحقيقي لسوق مصدر قدرة غير منقطع ثلاثي الاطوار المنفردة.تُولد انماط PWM بواسطة مصفوفة البوابات المبرمجة حقليا FPGA المبنية بطريقة ازالة التوافقيات المنتقاة. تُستخدم هذه الانماط لسوق ترانزيستورات القدرة لعاكس مصدر الفولتية لانتاج UPS ثلاثي الأطوار المنفردة وتم استخدام الشبكات العصبية الاصطناعية ANN لحل مشكلة تعقيد المعادلات غير الخطية. تم تنفيذ المنظومة باستخدام التنفيذ المادي المتوازي للتغلب على عائق الزمن المستغرق عند تنفيذ المنظومة برمجياَ. أصبح استخدام FPGA لتفيذANN من التقنيات المرغوبة وذلك لامكانية تنفيد المنظومة في الزمن الحقيقي فضلا عن سهولة وسرعة ووثوقية ورخص تنفيذ التصميم. وبالتالي يمكن توليد إشارات تضمين عرض النبضة بطريقة إزالة التوافقيات المنتقاة في الزمن الحقيقي.


Article
ECG Signal Diagnoses Using Intelligent Systems Based on FPGA
تشخيص اشارات تخطيط القلب باستخدام الانظمه الذكيه بالاستناد الى البوابات المنطقيه المبرمجيه حقليا

Authors: Ali M. Abdul Kareem --- Hanan A.R. Akkar
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2013 Volume: 31 Issue: 7 Part (A) Engineering Pages: 1351-1364
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents the use of Particle Swarm Optimization (PSO), neural networks with the most promising supervised learning algorithms for automatic detection of cardiac arrhythmias based on analysis of the Electrocardiogram (ECG). Artificial Neural Network (ANN) has three layers with ten nodes in the input layer, five nodes in the hidden layer and five nodes in the output layer, which is trained using the PSO algorithm. The trained network was able to classify the ECG signal in normal signal, atrial flutter, ventricular tachycardia, sever conducting tissue and wandering a trial pacemaker. Field Programmable Gate Arrays (FPGAs) have been used to implement ANN trained by the supervised learning algorithms and PSO, because of their speed benefits, as well as the re-programmability of the FPGAs which can support the reconfiguration necessary to program a neural network. A VHDL Design of ANN platform is proposed to evolve the architecture ANN circuits using FPGA-Spartan 6 Evaluation board. The VHDL design platform creates ANN design files using WebPACKTM ISE 13.3 program. All the algorithms used to train the ANN showed high effectiveness with 100% classification.

يقدم هذا البحث استخدام خوارزمية جسيمات الحشد الأمثل (PSO) ,الشبكات العصبيه الاصطناعيه واستخدام خوارزميات اشراف تدريب الشبكه العصبيه للكشف التلقائي لعدم انتظام دقات القلب بناء على التحليل الكهربائي(ECG).تتكون الشبكةالعصبيةالاصطناعية (ANN) من ثلاث طبقات مع 10 عقد في طبقة المدخلات، وخمس عقد في الطبقة المخفية وخمس عقد في طبقة الإخراج. وقد تم تدريب الشبكه العصبيه الاصطناعيه باستخدام خوارزمية جسيمات الحشد، وقد كانت الشبكة المدربة قادره على تصنيف إشارة تخطيط القلب في الحاله الطبيعية، الرفرفة الأذينية، تسرع القلب البطيني، قطع إجزاءالأنسجة وتخبط تنظيم ضربات القلب الأذيني. تم استخدام مصفوفة البوابات القابلة للبرمجة حقليا FPGA لتمثيل ANN وذلك بسبب السرعة وإعادة البرمجة ويمكن لل FPGA ان يدعم اعادة التشكيل والتصميم اللازمه لتمثيل الشبكه العصبيه. تم في هذا العمل اقتراح برنامج (VHDL) لتمثيل ANN باستخدام Evaluation Board 6SPARTAN-FPGA حيث يتم إنشاء الملفات الخاصة بتصميمANN بإستخدام برنامجXilinx ISE 13.3))التي يتم تحويلها الى ملفات البرمجة التي يعتمد عليها لتحميلهاالىFPGA.


Article
Design of Intelligent Controller for Solar Tracking System Based on FPGA
تصميم متحكم ذكي لنظام تعقب شمسي بالاعتماد على مصفوفة البوابات الرقمية القابلة للبرمجة (FPGA)

Authors: Hanan A. R. Akkar --- Yaser M. Abid
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2015 Volume: 33 Issue: 1 Part (A) Engineering Pages: 114-128
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The needs for increasing the power generation make the use of solar cells plays an important role in the daily life. For this reason, it is important to use solar tracking system to increase or getting almost optimum amount from solar cells. In this paper, proposed intelligent controllers were designed and used to make solar cells facing the sun over the year. The proposed controller was trained by two ways; the first was trained by supervised feed forward neural network and the second by Particle Swarm Optimization (PSO) the results obtained for both designs are then compared. The controller was trained using MATLAB and then converted to SIMULINK model in order to test it, and convert it to a Very high speed integrated circuit Hardware Description Language (VHDL) language using MATLAB tool box in order to download it on Spartan 3A Field Programmable Gate Arrays (FPGAs) card. This makes the implementation of the intelligent controller more efficient and easy to use because of its reprogram-ability and the high speed performance. The controller was designed to a fully controlled DC motor driver which is used to rotate two DC motors in X-axis and Y-axis directions respectively.The experimental results show that tracking sun increases the efficiency of the system to produce energy from solar cell about 44.3778 % more energy than the solar cell without tracking system.

ان الحاجة لزيادة توليد الطاقة الكهربائية جعل استخدام الخلايا الشمسية تلعب دورا هاما في الحياة اليومية ، وعليه من المهم استخدام نظام يسمح بتتبع الخلايا الشمسية لضوء الشمس لزيادة أو الحصول على القيمة المثلى للطاقة الكهربائية من الخلايا الشمسية . اقترح في هذا العمل تصميم و حدات التحكم الذكية و التي استخدمت لجعل الخلايا الشمسية تكون بمواجهة الشمس على طول السنة . تم تدريب وحدة تحكم المقترحة بطريقتين الأولى عن طريق تغذية تحت إشراف الشبكة العصبية الامامية، و الثانية من قبل امثلة الحشد الجزيئي ( PSO ) ومن ثم مقارنة النتائج المتحصلة من كلا الطرفين. تم تدريب المتحكم بواسطة البرنامج الرياضي (MATLAB) وتم تحويله الى Simulink لغرض فحص النتائج التي تم الحصول عليها من المتحكم وبعدها تم تحويله بواسطة الاداة الموجودة في البرنامج المقترح الى لغة ال (VHDL) حيث انها اللغة التي يتعامل بها مصفوفة البوابات الرقمية القابلة للبرمجة (FPGA) وذلك لغرض تحميله على الــ (FPGA) الذي جعل بدوره التطبيق العملي لمتحكم كفوء وسهل الاستخدام وذلك لقدرته على اعادة البرمجة لعدة مرات وبالسرعة التي يمكن ان يوفرها الـ (FPGA). تم تصمم المتحكم لغرض السيطرة على حركة المحركين المستخدمين كلياً فالمحرك الاول يستخدم لتعقب الشمس بالاتجاه الايمن والايسر اما المحرك الثاني فيستخدم لتعقب الشمس بالاتجاه الاعلى والاسفل.اظهرت النتائج العملية و بالمقارنة مع الخلية الشمسية التي لا تستخدم المتحكم الذكي ان الخلايا الشمسية بالامكان ان تزداد قابليتها على توليد الطاقة الكهربائية بنسبة 44.3 % عند استخدام المسيطر.


Article
Design and Implementation of Neuro-Fuzzy Controller Using FPGA for Sun Tracking System

Authors: Ammar A. Aldair --- Adel A. Obed --- Ali F. Halihal
Journal: Iraqi Journal for Electrical And Electronic Engineering المجلة العراقية للهندسة الكهربائية والالكترونية ISSN: 18145892 Year: 2016 Volume: 12 Issue: 2 Pages: 123-136
Publisher: Basrah University جامعة البصرة

Loading...
Loading...
Abstract

Nowadays, renewable energy is being used increasingly because of the global warming and destruction of the environment. Therefore, the studies are concentrating on gain of maximum power from this energy such as the solar energy. A sun tracker is device which rotates a photovoltaic (PV) panel to the sun to get the maximum power. Disturbances which are originated by passing the clouds are one of great challenges in design of the controller in addition to the losses power due to energy consumption in the motors and lifetime limitation of the sun tracker. In this paper, the neuro-fuzzy controller has been designed and implemented using Field Programmable Gate Array (FPGA) board for dual axis sun tracker based on optical sensors to orient the PV panel by two linear actuators. The experimental results reveal that proposed controller is more robust than fuzzy logic controller and proportional-integral (PI) controller since it has been trained offline using Matlab tool box to overcome those disturbances. The proposed controller can track the sun trajectory effectively, where the experimental results reveal that dual axis sun tracker power can collect 50.6% more daily power than fixed angle panel. Whilst one axis sun tracker power can collect 39.4 % more daily power than fixed angle panel. Hence, dual axis sun tracker can collect 8 % more daily power than one axis sun tracker.


Article
Reduced Area and Low Power Implementation of FFT/IFFT Processor

Authors: Suha. M. Nori --- Shefa A. Dawwd
Journal: Iraqi Journal for Electrical And Electronic Engineering المجلة العراقية للهندسة الكهربائية والالكترونية ISSN: 18145892 Year: 2018 Volume: 14 Issue: 2 Pages: 108-119
Publisher: Basrah University جامعة البصرة

Loading...
Loading...
Abstract

The Fast Fourier Transform (FFT) and Inverse FFT(IFFT) are used in most of the digital signal processing applications. Real time implementation of FFT/IFFT is required in many of these applications. In this paper, an FPGA reconfigurable fixed point implementation of FFT/IFFT is presented. A manually VHDL codes are written to model the proposed FFT/IFFT processor. Two CORDIC-based FFT/IFFT processors based on radix-2and radix-4 architecture are designed. They have one butterfly processing unit. An efficient In-place memory assignment and addressing for the shared memory of FFT/IFFT processors are proposed to reduce the complexity of memory scheme. With "in-place" strategy, the outputs of butterfly operation are stored back to the same memory location of the inputs. Because of using DIF FFT, the output was to be in reverse order. To solve this issue, we have re-use the block RAM that used for storing the input sample as reordering unit to reduce hardware cost of the proposed processor. The Spartan-3E FPGA of 500,000 gates is employed to synthesize and implement the proposed architecture. The CORDIC based processors can save 40% of power consumption as compared with Xilinx logic core architectures of system generator.


Article
Fault Diagnosis in Wind Power System Based on Intelligent Techniques

Authors: Kanaan A. Jalal --- Lubna A. Abd alameer
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2018 Volume: 36 Issue: 11 Part (A) Engineering Pages: 1201-1207
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

Wind energy is one of the most important sources as well as beingenvironmentally friendly and sustainable. In this paper, different types of faults ofDoubly-Fed Induction Generator (DFIG) have been studied based on ArtificialNeural Network (ANN), Particle Swarm Optimization (PSO) and FieldProgrammable Gate Array. To simulate the wind generators modelMATLAB/Simulink program has been used. Artificial Neural Network (ANN) istrained for detection the faults and (PSO) technique is used to get the best weights.After the training process, the network was transformed into a Simulink programand then converted into the Very High Speed Description Language (VHDL) fordownloading on the (FPGA) card, which in turn is used to detect and diagnosis thepresence of faults where it can be re-programmed with high response andaccuracy.


Article
FPGA Implementation of Wavelet Filters for DWMT Systems
FPGA تنفيذ مرشحات المويجة لأنظمة الارسال متعددة الترددات باستخدام باستخدام

Loading...
Loading...
Abstract

Discrete Wavelet Multi-Tone (DWMT) systems acquired attention due to their high spectral efficiency and high data rates with respect to FFT-based multitone transmission systems. The complexity of the overall system is directly related to that of the elemental building block. In the literature, wavelet filters are designed subject to constraints for minimum interference. The structure of a Minimum Interference Wavelet Filter (MIWF) is very simple even for high filter orders. In this paper, DWMT systems using a two-branch wavelet filter bank in the transmitter and its inverse at the receiver are implemented using the Spartan XC3S1200E FPGA. The details of system implementation are presented for MIWF, Daubechies, and Coiflet wavelet filters. The tests show that, with respect to the other tested systems, the MIWF-based system is simpler, faster and capable to preserve its

اكتسبت انظمة الارسال متعددة الترددات المعتمدة على مرشحات المويجة (DWMT) اهميتها بسبب تميزها بكفاءة استخدام الطيف الترددي و بمعدلات الارسال العالية مقارنة بالانظمة المماثلة التي تستخدم محول فورير. بطبيعة الحال, فان درجة تعقيد انظمة DWMT تعتمد على درجة تعقيد مرشحات المويجة المستخدمة فيها. ان مرشحات المويجة المصممة لتحقيق متطلبات تقليل التداخل بين القنوات المتجاورة (MIWF) تتميز ببساطة تركيبها. في هذا البحث تم تنفيذ منظومة DWMT تستخدم مرشحات MIWF بواسطة مصفوفة البوابات القابلة للبرمجة حقليا (FPGA) من نوع Spartan XC3S1200E. كما تم تنفيذ منظومات DWMT تستخدم مرشحات من انواع اخرى مثل Daubechies و Coiflets لغرض مقارنة درجة تعقيد الانظمة و اداءها. اختبرت هذه الانظمة المنفذة تحت ظروف متعددة لفناة الاتصال و باطوال مختلفة للتمثيل العددي لمعاملات المرشحات. اظهرت الاختبارات بأن منظومة DWMT المعتمدة على مرشحات MIWF هي اقل تعقيد و اسرع وبامكانها المحافظة على نفس مستوى اداءها في حالة الدقة الكاملة حتى عندما يكون تمثيل معاملات المرشحات 5 بت فقط, بينما ينخفض مستوى اداء المنظومات الاخرى المختبرة تحت نفس الظروف.


Article
LOOP UNROLLING IMPLEMENTATION OF AN AES ALGORITHM USING XILINX SYSTEM GENERATOR
حلقة تنفيذ تنفيذ AES خوارزمية باستخدام نظام مولد XILINX

Loading...
Loading...
Abstract

Cryptographic algorithm is a tool that is used to secure the transmitted data on the network. The currentstandard algorithm the Advanced Encryption Standard (AES) is used to maintain the security and reliability of theencrypted data whether these data are stored in computer or in transmit. AES can be implemented either in hardwareor software, however hardware implementation is more sensible for high speed applications. In this paper, AES- 128algorithm is implemented in hardware in order to achieve a high-speed data processing. It is implemented on anFPGA platform using HLL language and Xilinx ISE software. The design is effectively optimized and Synthesizablewith high accuracy using the conventional blocks of Xilinx System Generator. The results of implementation haveenhanced the performance in terms of resource utilization, speed and power consumption as compared with otherrelated works. The circuit operates at a maximum frequency of 800.000 MHz which offers a high throughput of102.4 Gbps on virtex6 xc6vlx130t- 3ff1156, in addition it occupies only 2,405 slices.

التجريدية المشفرة هي أداة تُستخدم لتأمين البيانات المنقولة على الشبكة. الحالي الخوارزمية القياسية - يستخدم معيار التشفير المتقدم (AES) للحفاظ على أمن وموثوقية البيانات المشفرة سواء تم تخزين هذه البيانات في الكمبيوتر أو في الإرسال. AES يمكن تنفيذها إما في الأجهزة أو البرامج ، إلا أن تنفيذ الأجهزة يكون أكثر عقلانية للتطبيقات عالية السرعة. في هذه الورقة ، AES – 128 يتم تنفيذ الخوارزمية في الأجهزة من أجل تحقيق معالجة البيانات عالية السرعة. يتم تنفيذه على منصة FPGA تستخدم لغة HLL وبرامج Xilinx ISE. تم تحسين التصميم بشكل فعال وقابل للتركيب بدقة عالية باستخدام الكتل التقليدية من Xilinx System Generator. نتائج التنفيذ لها تعزيز الأداء من حيث استخدام الموارد والسرعة واستهلاك الطاقة مقارنة مع غيرها الأعمال ذات الصلة. تعمل الدائرة بتردد أقصى يصل إلى 800.000 ميجاهرتز مما يوفر إنتاجية عالية من 102.4 جيجابت في الثانية على virtex6 xc6vlx130t - 3ff1156 ، بالإضافة إلى أنه يشغل فقط 405 شرائح.

Listing 1 - 10 of 11 << page
of 2
>>
Sort by
Narrow your search

Resource type

article (11)


Language

English (10)

Arabic and English (1)


Year
From To Submit

2019 (1)

2018 (2)

2016 (2)

2015 (2)

2013 (2)

More...