Parallel processing technology is considered a new and important branch of the (IT) because of what it had of an extra-large prospects that expansion and rapid the processing in the computer, to make sure the work of this technique is correct and effective thus. The researcher found several ways to manage these processes which are called Algorithms (Parallel Processing Algorithms) because this technology is important, in this paper we try to cover topics such as: what is the parallel processing, what are the types of its computers, in addition to the definition of parallel processing algorithms and how to analyze them. Also, in this paper, some studies about this technique have been mentioned.Furthermore, the designing and building processing parallel algorithms has been taken as an example. Moreover, building an algorithm called (publication Algorithms) which enables the user to access of more than one processor to a specific location in memory at a same time.The conclusion obtains some results from this paper as well as some of the recommendations

تعتبر تكنولوجيا المعالجة المتوازية فرع جديد ومهم لفرع تكنولوجيا المعلومات لما تحتويه على احتمالات كبيرة جدا لتوسيع وتسريع المعالجة في الحاسوب، ولضمان عمل هذه التقنية بشكل صحيح وفعال وجدت عدة طرق لإدارة هذه العمليات سميت خوارزميات المعالجة المتوازية كونها مهمة في هذا الوقت. في هذا البحث، حاولنا تغطية المواضيع مثل ما هي المعالجة المتوازية وما هي أنواع الحواسيب التي نستخدمها في المعالجة المتوازية بالإضافة إلى تعريف خوارزميات المعالجة المتوازية وكيفية تحليلها. أيضا في هذا البحث، أشرنا الى دراسات حول هذه التقنية، بالإضافة إلى ذلك، درسنا كيفية تصميم وبناء خوارزميات المعالجة المتوازية كمثال على ذلك، قمنا ببناء خوارزمية وصف نشر خوارزمية والتي تمكن من وصول أكثر من معالج واحد إلى موقع معين في الذاكرة في نفس الوقت. وكان الاستنتاج بعض النتائج المتحصل عليها من هذا البحث وكذلك بعض التوصيات والتوفيق من الله.

Parallel processing --- Information Technology.

Abstract The design of the proposed Convolutional Neural Network (CNN) architecture for face image recognition takes the constraints on the bandwidth of the communications between memory and processor into the account. The coarse grained parallelism which performed in the bottom layer node's calculations is reduced in consequent manner until the calculation of one simple node in the upper layer is achieved sequentially. Two methods of segmentation are used to buffer the image data required for these parallel to sequential calculations from the image RAM to multi-port RAMs. A comparison between these two methods with respect to the whole number of RAM access required to generate the system recognition code is performed. A speedup of 44 is achieved when the hardware system is implemented with the using of the 1st method of segmentation as compared to a Pentium 4, 2.4 GHz sequential computer software implementation. While a speedup of 88 is achieved when the same hardware system is implemented but with the using of the 2nd segmentation method, compared to the same mentioned sequential computer.Keywords: convolution neural networks, parallel processing, memory architecture.

الخلاصة ان تصميم معمارية الشبكة العصبية اللافوفية المخصصة لمهام تمييز صور الوجوه اخذ هذه مشكلة الى ظهور مشكلة عدم توائم نقل المعلومات بين المعالج والذاكرة بعين الاعتبار.لقد اعتمد التصميم الاساس للمنظومة بكل وحداته على المعيار الذي ينصح باستخدام المعالجة الرقمية المتوازية في طبقات الشبكة الهرمية القريبة من الادخال وتقليل التوازي تدريجيا بالاقتراب من طبقة الاخراج. ولغرض تسريع الحسابات فقد تم تصميم وحدة ادخال وتقطيع المعلومات الصورية اللازمة للتنفيذ المتوازي/ المتوالي المعتمد على المعيار اعلاه بشكل كفوء وذلك اعتمادا على مبدأ الخزن الكاشي لمتجهات الادخال في مخازن FPGA متعددة المرافئ المسماة RAMs واللازمة لبدء الحسابات في المعالجات المتوازية.تم تصميم وحدة ادخال وتقطيع المعلومات الصورية بطريقتين, ثم اجريت مقارنة بين الطريقتين نسبة الى العدد الكلي لمرات الوصول الى الذاكرة واللازم لاكمال الحسابات اللازمة لانتاج شفرة تمييز كل صورة مطبقة على ادخال المنظومة. تم تقييم عمل منظومة الزمن الحقيقي المادية المنفذة من خلال مقارنة انجازها مع منظومة برمجية مصممة لنفس الغرض ومنفذة باستخدام حاسبة شخصية(,Pentium 4 2.4 GHz) . تم الحصول على تسارع بمقدار88 عند استخدام الطريقة الاولى مقارنةً مع تسارع بمقدار 44 تم الحصول عليه باستخدام الطريقة الثانية .

Keywords: convolution neural networks --- parallel processing --- memory architecture.

This paper extends the parallel operation of the 8051 microcontroller chip and presents the use of multiple 8051s that are connected to a common loop in a multiprocessor configuration. The 8051 multiprocessing implies many processors acting in some unified manner and connected so that data can be interchanged between them. There is generally a controlling or "talker" microcontroller that directs the activities of the remainder of the loop microcontrollers, or "listeners". One particular characteristic of a talker-listener loop is the frequent transmission of data between the talker and individual listeners. All data broadcast by the talker is received by all the listeners, although often the data is intended only for one or a few listeners. While some times, data is broadcast that is meant to be used by all the listeners. Communication through multiple 8051s use standard UART technology which assign unique addresses to all the listeners using mode 1, in this mode the listeners will waste a lot of processing time rejecting data not addressed to them. Mode 2 and 3 reduces processing time by enabling character reception based upon the state of SM2 in a listener and the state of bit ten in the transmitted character. A single strategy is used to enable a few listeners to receive data while the majority ignores the transmissions. This system is implemented and tested for transmitting data through talker as master and two listeners as slaves.

تعرض هذه المقالة العمل المتوازي لشريحة المسيطر الدقيق 8051 وكذلك توضح استخدام شرائح متعددة مرتبطة مع بعضها في حلقة مألوفة على شكل معالجات متعددة (متوازية). إن مصطلح المعالجات المتعددة يعني ربط المعالجات بطريقة معّرفة حتى يتم تبادل البيانات بينها. بصورة عامة هنالك شريحة مسيطر دقيق "حاكي" والذي يوجه الفعاليات إلى باقي شرائح الحلقة المتوازية أو "المُنْصتين". إن احد الخصائص النوعية لمجموعة (الحاكي – المُنْصت) هو تكرار البيانات بين الحاكي والمُنْصتات الفردية. كل البيانات ترسل بواسطة الحاكي ، تستلم عن طريق كل المنصتين . لكن هذه البيانات قد تكون موجهة لأحد المنصتين او لجميع المنصتين. إن الاتصال خلال الشرائح المتعددة العمل تستخدم تقنية الإرسال والاستلام اللاتزامني (UART) والذي يؤشر عناوين أحادية لكل المُنْصتين باستخدام الطور الأول والذي يستغرق زمن معالجة إضافي لرفض البيانات التي لا تخص المُنْصت المعين. أما الطور الثاني والثالث فلهما قابلية تقليل زمن المعالجة عن طريق تفعيل آلية استلام رمز بالاعتماد على المرجاح (SM2) في المُنْصت وكذلك حالة الثنائي العاشر في الرموز المستلمة. نفذت هذه المنظومة وقد تم اختبارها في عملية إرسال واستلام البيانات بين الحاكي والمُنْصتين ولعدة معدلات ارسال.

8051 Microcontroller based system --- RS232 serial communication port --- systolic parallel processing --- parallel computers

Sorting is one of the basic problems of tremendous data for computers. In the past computer processes were executed on a single processor and this took a long time. To solve this problems computers used multi cores, to decrease the amount of time taken for solving these operations. The advent of the internet allowed people to pool their processing power; parallel processing. This paper offers such sort algorithms for parallel processing. The proposed algorithm in this paper sorts random numbers and save them in a text file. It uses three parameters: number cutting, multi core, and times. The file is divided in a number of matrix. And uses two main operations: the first operation merges a column with the adjacent column, and the second operation sorts ascending and shared memory in cores P1, P2, P3, and P4, and computes time/millisecond for each process. This algorithm is executed in a computer having multiply cores; CPU 0, CPU 1, CPU 2, and CPU 3. The outcome of this algorithm is fast, efficient, and produces optimal results; when the number of processors increase, execution time is decrease.

ان احد المشاكل الاساسية في عملية فرز البيانات الكبيرة جدا في الحاسبة القديمة ذات معالج واحد قد تاخذ وقت طويل في عملية تنفيذ البيانات. ولحل هذه المشاكل تم استخدام حاسبات متعددة النواة، لتقليل كمية الوقت المستغرق لحل هذه العمليات. وان وصول انتشار الانترنيت واكثر الناس تعمل باتجاه المعالجات متوازية. قدم هذا البحث نوع من خوارزمية الفرز في المعالجات المتوازية ، لذلك اقترح البحث خوارزمية فرز الارقام العشوائية وخزنها في ملف .txt وتم استخدام ثلاث براميترات هي تقطيع الارقام ، الوقت، تعدد النواة. وممكن ان تقسم هذه الارقام العشوائية بواسطة عددمن الاعمدة داخل مصفوفة.واستخدام عمليتين رئيسيتين وهي : العملية الاولى دمج كل عمودين متجاورة، والعملية الثانية عملية فرز وترتيب تصاعدي واستخدام تقسيم الذاكرة في تعدد النواة في البروسيسرات الاول، والثاني، والثالث، والرابع، وتم حساب الوقت بالملي ثانية لكل بروسيسر، هذه الخوارزمية تنفذ داخل حاسبات تشمل وحدة معالجة مركزية 0، وحدة معالجة مركزية1، وحدة معالجة مركزية2، و وحدة معالجة مركزية3.النتائج التي تم الحصول من الخوارزمية هي جيدة وسريعة وكفوءة وكانت النتائج مثالية ، عندما تزداد عدد المعالجات، يقل وقت التنفيذ.

Sort --- Merge --- Multi core --- Random numbers --- Parallel processing --- Text file. --- الفرز، الدمج، تعدد النواة، الارقام العشوائية، المعالجة المتوازية، ملف نصي