research centers


Search results: Found 13

Listing 1 - 10 of 13 << page
of 2
>>
Sort by

Article
Design and Implementation of Forward Link Channel CDMA2000-1x System Based on SDR Using FPGA

Authors: Hadi T. Ziboon --- Alaa Y. Eisa
Journal: Journal of University of Babylon مجلة جامعة بابل ISSN: 19920652 23128135 Year: 2013 Volume: 21 Issue: 4 Pages: 1313-1327
Publisher: Babylon University جامعة بابل

Loading...
Loading...
Abstract

This paper is proposed an enhancement for forward link channel of CDMA2000-1x system by using 32QAM and 64QAMbased on SDR technology by using FPGA. The Simulink HDL Coder has been used for converting the MATLAB-Simulink models to VHDL language. The verification of the generated VHDL code has been done using Altera- ModelSimprogram, while the synthesis reports and board programming files have been obtained using the Quartus IIprogram. System implementation has been done using FPGA technology with Altera Cyclone II boards. The implementation of the forward link channel by using Simulink HDL coder shows feasibility and flexibility in solving the problem of complex multiplication of complex spreading code also the practical results were closed to that obtained from ModelSimprogram. The results show that the forward link channel of CDMA2000 with 32QAM and 64QAM is a suitable technique to increase the data rate up to 2Mbps in the presence of AWGN and Rayleigh fading channel. However the results of simulation for forward link channel of CDMA2000 system shows improvement when using three levels of codes (LPNC, Walsh code and complex coding) within (0.5-3.2) dB in the presence of AWGN and Rayleigh fading channel. MATLAB (2009) is used for simulation of the proposed system in the presence of AWGN and Rayleigh fading channel

أقترح ھذا المنشور تحسين لقناة الوصلة الامامية لتقسيم الشفري لتعدد الوصولية (CDMA-2000) باستعمال تقنية التضمين المتعامد الكمي-32 (32-QAM) والتضمين المتعامد الكمي-64 (64-QAM) بالاعتماد على البرمجيات المعرفة راديويا (SDR) باستعمال مصفوفة البوابات المنطقية الواسعة (FPGA). تم استخدام مشفر لغة الكيان المادي الكتلي (Simulink HDL coder) لغرض تحويل (MATLAB-Simulink models) الىلغة (VHDL). تمت عملية التحقق من الكود باستخدام برنامج (ModelSim-Altera) اما نتائج البناء وعملية تحميل البيانات وملفات البرمجة تمت باستخدام برنامج (Quartus II). تم بناء النظام باستعمال تقنية مصفوفة البوابات المنطقية الواسعة (FPGA) معAltera Cyclone II board. بناء قناة الوصلة الامامية بواسطة استعمال مشفر لغة الكيان المادي الكتلي (Simulink HDL coder) الذي بين ملائمة ومرونة من خلال حل مشكلة الضرب المعقد لشفرة الانتشار المعقدة وكذلك كانت النتائج العملية مقاربة لما تم الحصول عليه من برنامج (ModelSim).اثبتت النتائج بانقناة الوصلة الامامية في التقسيم الشفري لتعدد الوصولية (CDMA-2000) مع (32-QAM) و (64-QAM) هي تقنية مناسبة لزيادة معدل سرعة نقل البيانات وبحدود (2Mbps) بوجود الضوضاء والخفوت. علىاية حال نتائج محاكاة قناة الوصلة الامامية لنظام التقسيم الشفري لتعدد الوصولية (CDMA-2000) بينت وجود تحسين بحدود (3.2-0.5) dB بوجود الضوضاء والخفوت عند استعمال ثلاث انواع من الشفرات (الشفرة الطويلة للضوضاء المزيفة (LPNC), شفرة Walshوالتشفير المركب).تما ستخدام برنامج(MATLAB - 2009) لمحاكات النظام المقترح بوجود الضوضاء والخفوت.

Keywords

: CDMA --- SDR --- FPGA --- LPNC


Article
Design of 16-QAM Transmitter Based on Software De fined Radio Technology
تصميم مرسلة تعديل اتساعي رباعية الطور بتقنية الرادبو المعرف برمجيا

Author: -Faeza Abbas Abed فائزة عباس عبد
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2013 Volume: 17 Issue: 4 Pages: 152-164
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

In this paper, a 16-QAM transmitter for software defined radio is designed and simulated using MATLAB-Simulink environments. The reconfigurable and reliable in the transmitter permit to do multiple functions of modulation schemes and pulse shaping in the same time. A software defined radio (SDR) technology could implement all transmitter requirements with less resources and power consumption. However, the transmitter part of SDR transceiver is investigated deeply for 70 MHz. The analysis of constellation and eye diagrams of multiple QAM schemes has been studied, examined and compared to achieve multiple system requirements. The experimental and simulation results shows an important development and the SDR transmitter style guide for current and future wireless and mobile systems. This development could support the 3G and accelerate the transformation to 4G.

هذا البحث يعرض تصميم ومحاكات مرسلة ذات التعديل الاتساعي بتقنية الراديو المعرف برمجيا باستخدام برنامج ماتلاب. الموثوقية واعادة التشكيل في المرسلة تسمح للقيام بعدة مهام للتحميل وتشكيل النبضات في نفس الوقت. في تكنلوجيا الراديوات المعرفة برمجيا يمكن تنفيذ جميع متطلبات الارسال باقل الموارد واستثمار امثل للطاقة. لذلك فان قسم الارسال في مرسل مستلم الراديو المبرمج تم التحقق منه باسهاب وبحزمة التردد المتوسط 70 ميكاهيرتز. كما تم تحليل ودراسة المخططات البيانية والعينية لهذه التقنية وتمت مقارنة الاختبارات لمختلف الانظمة. نتائج التجراب والمحاكات تبنين التطور الهام في الارسال المبرمج ويمكن اعتبارها دليلا للانظمة الحالية والمستقبيلة. يمكن ان يدعم هذا التطوير الجيل الثالث لانظمة الاتصالات ويعجل بالانتقال الى الجيل الرابع منه.

Keywords

SDR --- 16-QAM --- Transmitter --- MATLAB


Article
DESIGN AND SIMULATION OF THREE STAGES DECIMATION FILTER FOR WCDMA USING FDATOOL IN MATLAB
تصميم ومحاكات مخمد ترشيح لمنظومة دبل يو سي ديي ام اي باستخدام برنامج ماتلاب

Authors: Hazim Salah Abdulsatar --- Tahseen flaih --- Izz kadhum abboud
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2016 Volume: 20 Issue: 3 Pages: 94-102
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

The design and simulation of the digital decimation part for wideband code division multiple access (WCDMA) based software defined radio (SDR) technology is presented in this paper. A system level design tool, SIMULINK and FDA Tool an environment in MATLAB is adopted together in the design sequence to give digital decimation higher efficiency. The proposed decimation filter includes three cascaded FIR filters. The residual sub modules of the decimation filter, such as FIR filters, participated in its design using MATLAB with the trade-offs between the considerations to get through the requirements of WCDMA, and the complexity of the algorithm and simulation. Finally, the decimation filter is simulated on MATLAB SIMULINK block set and its performance is also addressed and tested using FDA Tool and that supports current and future generation of wireless and mobile systems.

هذا البحث يعرض تصميم ومحاكات الجزء المخمد الرقمي لمنظومة دبل يو سي دي ام اي بالاعتماد على تكنلوجيا الراديو المعرف برمجيا. تم اعتماد وتبني عدة برامج مثل سميولنك ومختبر تصميم الفلتر الرقمي المتوفر في برنامج ماتلاب لزيادة كفاءة التصميم. يتكون المخمد المقترح من ثلاثة مراحل لمرشحات رقمية مربوطة على التوالي مع بعضها لاخماد الاشارة. مكونات المرشح المخمد مثل المرشحات ذات الاستجابة المحدودة تم تصميمها لتلبية متطلبات النظام مع الاخذ بنظر متطلبات المستلمة وتعقيد المحاكات. اخيرا تم محاكات المرشح المخمد باستخدام برنامج ماتلاب وتم تقييم عمل وتصرفات المرشح باستخدام مختبر تصميم المرشحات الرقمية والذي يدعم الجيل الحالي والمستقبلي للأنظمة اللاسلكية والمتنقل.

Keywords

Decimation Filter --- WCDMA --- SDR --- MATLAB.


Article
Design and Simulation of Digital PLL Synchronizer for BPSK and QPSK Based on Software Defined Radio
تصميم و محاكاة حلقة قفل طور رقمي مزامن للمفاتيح المتغيرة الطور الثنائية والرباعية بالاعتمادعلى برمجيات التعريف الراديوية

Authors: A. A. Thabit --- H. T. Ziboon
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2009 Volume: 27 Issue: 10 Pages: 2008-2026
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents a design and simulation of digital PLL synchronizer, usingCostas loop based on SDR for high frequency communication systems. Designparameters are selected for each unit of the proposed systems in order toaccommodate SDR requirements. Different techniques for carrier recovery basedon SDR are discussed. PLL techniques is chosen for synchronization, since it isone of the most active synchronization techniques. BPSK and QPSKsynchronizers for coherent receivers have been designed and simulated based onSDR using both Costas loop and modified Costas loop. The simulation resultshows that these two systems are reliable in recovering the carrier phase andfrequency when significant frequency and phase are present. Simulation resultshows that the BPSK system has Pe =10-3 at Eb / No equal to 8.5 dB in thepresence of AWGN and has the ability to track frequency offset up to 1200Hzwith 2*10 -4 probability of bit error at Eb / No equal to 20 dB. This system cantrack phase offset 45 o with Pe =10-4 at Eb / No equal to 20 dB. For QPSK system,the probability of bit error 10-3 at Eb / No =9dBand has the ability to trackfrequency offset 300 Hz and phase offset=9 o with Pe =10-3 at Eb / No equal to20dB.


Article
Optimal Design for Software Defined Radio Based FPGA
التصميم الامثل للنظام الراديوي المعرف برمجيا باعتماد مصفوفة البوابات المبرمجة

Authors: Mahmod Farhan محمود فرحان مصلح --- Majid S. Naghmash ماجد صلال نغمشم. --- Faeza Abbas . فائزة عباس عب
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2014 Volume: 18 Issue: 3 Pages: 148-161
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper presents, optimal design for the software defined radio (SDR) based Field Programmable Gate Array (FPGA) using modern software programs from Mathworks and Xilinx. The SDR mode have to be used which is extremely in meeting the increasing demands of the wireless communication and mobile industry. Nowadays, all digital communication systems need to easy adopted with more complicated coding and modulation techniques. The shortest and efficient paths to design an FPGA using MATLAB, Xilinx System Generator, ModelSim, synplify Pro and Integrated Software Environments (ISE) software tools is introduced in this research. The floating point design in MATLAB has been moved to fixed point values using the most attractive and friendly Xilinx Digital Signal Processing (DSP) system generator software a model based approach associated with assistance software from Mathworks and Synplicity. Result obtained shows an important utilization in Look Up Table (LUTs) and Slices in FPGA design.

هذا البحث يقدم التصميم الامثل للنظام الراديوي المعرف برمجيا(SDR) باعتماد مصفوفة البوابات المبرمجة باستخدام أحدث البرامجيات. تقنية (SDR) يجب ان تستعمل بشكل ملحوظ لتامين الطلبات المتزايدة في الاتصالات الاسلكيه والصناعة النقالة للسماح لكل أنظمة الاتصال الرقمية لتبني تقنيات تحميل وتشفير أكثر تعقيدا ،. لذلك، في هذه البحث، يعتمد على الطريق الأقصر والكفوءه لتصميم مصفوفة البوابات المبرمجة من خلال استخدام برنامج مولد النظام وModeSim وpro ISE , MATLAB , Synplify ( بيئات البرامج المتكاملة) و أدوات برامج مقدمه . تصميم تمثيل قيم الإعداد في برنامج ماتلاب يحول إلى القيم الثابتة باستخدام البرنامج الأكثر شيوعا وحداثة المتمثل بقاعدة المعالج الرقمي للإشارة . إن حاملات الإشارة ورموزها يمكن اكتشافها بالاعتماد على دائرة قفل الطور .النتائج التي تم الحصول عليها تؤكد على إمكانية تحسين وتقليل عدد الجداول(LUT) والشرائح(Slices) في تصميم مصفوفة البوابات المبرمجة.

Keywords

FPGA --- SDR --- MATLAB --- System Generator --- ISE


Article
DESIGN AND FPGA IMPLEMENTATION OF WIRELESS BASEBAND MODEM FOR WIMAX SYSTEM BASED ON SDR
تصميم وتنفيذ منظومة لاسلكية للارسال والاستقبال لنظام واي ماكس بأستخدام تقنية ال SDR

Authors: Raghad Saad Majeed --- Sabah Nassir Hussein
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2015 Volume: 19 Issue: 6 Pages: 184-197
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

This paper present a design and implementation of Wireless modem with 16-QAM modulation, convolution and differential coding based of SDR using MATLAB system generator model, for WiMAX applications. The key difficulties used in the modulation schemes for WiMAX design, as mentioned by IEEE 802.16 standard, needs ample hardware if all the modulation schemes and code rates have to be designed on FPGA. The implemented modem performance has been checked using the error rate calculation as an indicator, with different channel noise environments. The results of resource estimator showed the use of an appropriate number of slices, and other resource of FPGA for the completion of this design and this is encouraging for the use of this design in a variety of other applications of wireless communications.

يتناول هذا البحث تصميما لبناء دائرتي تظمين واسترجاع البيانات في الشبكات اللاسلكية IEEE 802.16) ( في جهتي الارسالوالاستقبال بأسلوب التصميم البرمجي للمراحل SDR وباستخدام برمجيات ) system generator ( وقد تم التحقق من كفاءة أداء التصميم باعتمادنسبة الخطأ كمؤشر، ولمختلف انواع ضوضاء القناة . أظهرت نتائج كذلك من خلال استخدام ) resource estimator ( ان التصميم استخدم عدد قليلمن الشرائح، والموارد الأخرى من FPGA لإنجاز هذا التصميم وهذا أمر مشجع لاستخدام هذا التصميم في مجموعة متنوعة من التطبيقاتالأخرى من الاتصالات اللاسلكية بدل بناء الكيان المادي بالطرق التقليدية

Keywords

WiMAX --- SDR --- FPGA --- system generator --- 16-QAM.


Article
DESIGN AND VERIFICATION OF MULTI-RATE DECIMATION FILTER FOR WIRELESS AND MOBILE SYSTEM
تصميم مرشح مخمد متعدد السرعات للانظمة اللاسلكية والنقالة

Authors: Majid S. Naghmash ماجد صلال نغيمش --- Aktham Hassan Ali أكثم حسن علي --- Abdulhassan Nasayif Al-Kujaili عبد الحسن نصيف الدجيلي
Journal: AL-TAQANI مجلة التقني ISSN: 1818653X Year: 2014 Volume: 27 Issue: 1 Pages: E1-E15
Publisher: Foundation of technical education هيئة التعليم التقني

Loading...
Loading...
Abstract

This paper present, the design and simulation of multi rate decimation filter to work with wireless mobile system under software defined radio (SDR) technology. The decimation filter is designed with three stages of decimation filter that consists of Cascaded Integrated Comb (CIC) decimation filter, Compensating Finite Impulse Response (CFIR) filter and Programmable Finite Impulse Response (PFIR) filter. The three cascaded filters could operate to reduce the intermediate frequency from 100MHz to 100 KHz baseband signal in order to more processing. System Generator offers the multiplier less Multiply-Accumulate (MAC) Finite Impulse Response block which reduce the implementation area. The three filters are designed and simulated using MATLAB and verified with System Generator design from Xilinx. Results obtained from the simulations and verification of this design, has shown that the proposed algorithm reduces the error to 2x10-4 between MATLAB design and System generator. The techniques used are promising, and also develops the sample rate conversion of current wireless systems and new generation of wireless communication system up to 100MHz in IF band.

يقدم هذا البحث تصميم ومحاكات مرشح مخمد متعدد السرعات للعمل مع انظمة الموبايل اللاسكلي بتكنلوجيا الراديوات المعرفة برمجيا. صمم هذا المرشح المخمد بثلاثة مراحل والتي تتضمن المخمد المتعاقب ومرشح التحسين ذو الاستجابة المحدودة والمرشح المبرمج. تعمل المراحل الثلاثة المتعاقبة على خفض التردد المتوسط من 100 ميكاهيرتز الى 100 كيلو هيرتز لغرض معالجة الاشارة الاساسية. يوفر مولد النظام مرشحات لاتحتاج الى عمليات ضرب متكررة والتي تقلل من مساحة التصميم. المراحل الثلاثة صممت باستخدام برنامج ماتلاب وتمت محاكاتها والتحقق منها بواسطة مولد النظام . نتائج المحاكات والتحقق تبين ان هذا التصميم يحقق نسبة خطاء لاتتعدى 2x10-4 بين المحاكات والتنفيذ الفعلي. التقنيات المستخدمة واعدة وتساهم في تطوير عملية تغيير معدل سرعة الاشارة للاتصالات الحالية والمستفبلية لغاية 100 ميكاهيرتز في حزمة التردد المتوسط.

Keywords

DDC --- SDR --- GSM --- MATLAB --- System Generator


Article
Design and Implementation of Adaptive Modulation Modem Based on Software Defined Radio(SDR) for WiMAX System
تصمیم وبناء مضمن وكاشف ذو سرعة إرسال ونوع تضمین متغیر باستخدام البرامجیات المعرفة رادیویاً

Authors: H. T. Ziboon --- Zeinah Tariq Naif
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2010 Volume: 28 Issue: 14 Pages: 4730-4749
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents design and implementation of adaptivemodulation modem for WiMAX system. (BPSK, QPSK, 8QAM, 16QAM,32QAM and 64QAM) are used in this work. Software Defined Radio(SDR)is used for implementing this modem. This work examines the benefits ofusing adaptive modulation in terms of probability of bit error and spectralefficiency. It specifically examines the performance enhancement madepossible by using linear prediction along with channel estimation inconjunction with adaptive modulation. Simulation results proved that theadaptive system performance with estimator and predictor is better thanother modulation alone. The simulation results for adaptive modulation incompared to each modulation technique alone show that for BER=10-3 with(fd=50Hz -200Hz)system the improvement occurs by decreasing S/N by 2-3dB. As for BER=10-4 with same Doppler frequency, the systemimprovement takes place by decreasing S/N by 1.3dB- 4dB. RecardingBER=10-5 with same Doppler frequency, the improvement is by decreasingS/N by 1.5dB-5 dB. Simulation results also show the flexibility of theadaptive system to operate with different level of modulation based onswitching of S/N. Matlab7.8(R2009a) used for simulation of adaptivemodulation system with AWGN and fading channel.


Article
Design and Implementation of Programmable Multi-Mode Digital Modulator for SDR Using FPGA
تصميم وتنفيذ مضمن رقمي مبرمج متعدد الاغراض باستخدام بورد مصفوفة البوابات البرمجية

Author: Majid S. Naghmash
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2014 Volume: 32 Issue: 7 Part (A) Engineering Pages: 1655-1670
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

The design of programmable multi-mode digital modulator for software defined radio (SDR) technology using FPGA is developed and investigated in this paper. The system generator from Xilinx and MATLAB tools are used for FPGA design as well as the implementation of the modulator over a Virtex-4 FPGA board. The HDL language on Xilinx ISE is used to generate the bit stream of the modulator algorithms into ADC/DAC device and FPGA board. The modulated signal obtained from MATLAB simulation is evaluated with the tested signal to verify the system functionality. Lastly, the optimally synthesized netlist of the integrated design is downloaded into Xilinx Virtex-4 FPGA MB development board. The verification of DAC output signal via oscilloscope demonstrate the empirical real-time signals similar to the simulated waveforms. Results shows the successfully implementation steps as timing constraint of FPGA is accepted without error. The proposed design is promising to enhance the current and next generation of communication systems with less power consumption compared with conventional design in term of FPGA Slices and Look Up Tables (LUTs) during the implementation process. The improvement in Slices and LUTs produce by ISE project utilization summary is 65% and 79% respectively.

هذا البحث يقدم تصميم معدل رقمي مبرمج متعدد الاغراض باستخدام بورد مصفوفة البوابات البرمجية والذي تم تطويره والتحقق منه. استخدم في هذا البحث برنامج ماتلاب ومولد النظام لتنفيذ المعدل في البورد المبرمج. تم توليد لغة وصف البورد باستخدام البرنامج التكاملي ومن ثم توليد جداول لوغارتم المعدل الى البورد المبرمج. الاشارة المعدلة بالمحاكات تم مقارنتها بالاشارة الحقيقية وتم تقييمها باستخدام مولد النظام. تم مقارنة نتائج المحاكات مع نتئج التنفيذ واثبتت تطابقهما. بينت النتائج تنفيذ المشروع بنجاح كافة الخطوات كون المحددات الزمنية للبورد قبلت بدون اخطاء. التصميم المقترح يعزز انظمة الاتصالات الحالية والمستقبلية باقل قدرة مستهلكة بالمقارنة مع التصاميم الحالية محسوبة من خلال كمية الشرائح والجداول المستخدمة في مصفوفة البوابات المبرمجة عند التنفيذ. التحسن بعدد الشرائح والجداول بحدود 65% و79% على التوالي حسب ما جاء بملخص المشروع المتولد من البرنامج ISE.


Article
Design and Implementation of Discrete Multitone Modulator for Digital Subscriber Line Using FPGA
تصميم وتنفيذ مضمن متعدد النغمات بأستخدام مصفوفة البوابات المنطقية المبرمجة

Authors: Hadi T. Ziboon --- Ikhlas M. Farhan
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2014 Volume: 32 Issue: 7 Part (A) Engineering Pages: 1797-1810
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper presents a design, simulation and implementation of the Discrete Multitone (DMT) modulator for digital subscriber line (DSL) for both complex and real transmission based on Software Defined Radio (SDR) using FPGA. DMT divides the available bandwidth into parallel sub-channels. There are two techniques to transmit data by DMT. Complex transmission and real transmission .Real transmission is preferred for DSL, since it needs single wire but uses twice number of IFFT. The Simulink HDL Coder has been used for converting the MATLAB-Simulink and M-files models to VHDL language. The verification of the generated VHDL code has been done using Altera- ModelSim, while the synthesis reports and board programming files have been obtained using the Quartus II. The FPGA is used as a platform for SDR. The implementation by using Simulink HDL coder shows the feasibility and flexibility in solving the problems of implementation of the main units of DMT for both complex and real transmission. The main units of DMT are serial to parallel converter,MQAM,IFFT,Parallel to serial and cyclic prefix. The experimental results show that there is coincidence between generated real and complex signal and simulated real and complex signal by generated MATLAB (Simulink and M-file) and Simulink HDL Coder.

الهدف من هذا البحث هو تصميم وتمثيل وتنفيذ التضمين المتقطع متعدد النغمات (DMT) لل(DSL) بأستخدام البرامجيات المعرفة برمجيا ((SDR بأستخدام مصفوفة البوابات المنطقية المبرمجة FPGA)).حيث يعمل ال (DMT) على تقسيم الحزمة الترددية المتوفرة (Bandwidth) الى قنوات فرعية متوازية. هناك تقنيتين في أرسال البيانات وهما الارسال المعقد( Complex transmission) والارسال الحقيقي (real transmission).وألارسال الحقيقي يكون هو المفضل لل (DSL) لأنه يتطلب استخدام (Single Wire) ولكن يحتاج ضعف نقاط الادخال لل IFFT)). تم أستخدام المشفر لغة الكيان المادي الكتلي (Simulink HDL coder) لتحويل (MATLAB-Simulink models) الى لغة (VHDL). استخدم (Altera ModelSim) للتحقق من شفرة(VHDL). تقارير التركيب وملفات البرامج تم الحصول عليها بأستخدام برنامج (Quartus II). مصفوفة البوابات المنطقية الواسعة (FPFA)استخدمت حاملة الى البرامجيات المعرفة راديويا"(SDR) . بناء (DMT) بواسطة استعمال مشفر لغة الكيان المادي الكتلي (Simulink HDL coder)أثبت ملائمته ومرونته لحل مشاكل بناء وحدات الارسال المعقد والحقيقي . الوحدات ألرئيسية تتضمن : تحويل البيانات المتسلسلة الى بيانات متوازية ((S/P, خارطة الترميز (symbol mapping), محول فورير السريع العكسيIFFT)), تحويل البيانات المتوازيه الى متسلسلة (P/S) والبادئة الدائرية (CP). اظهرت النتائج المختبرية تطابق بين توليد الاشارة الحقيقية والمعقدة عمليا مع اشارات المحاكاة من خلال برنامج MATLAB ( (M-file و((Simulink HDL coder

Keywords

DMT --- SDR --- FPGA --- HDL coder --- IFFT --- DSL and MQAM

Listing 1 - 10 of 13 << page
of 2
>>
Sort by
Narrow your search

Resource type

article (13)


Language

English (11)

Arabic and English (2)


Year
From To Submit

2016 (1)

2015 (2)

2014 (6)

2013 (2)

2010 (1)

More...