research centers


Search results: Found 2

Listing 1 - 2 of 2
Sort by

Article
Parallel Processing-Parallel Memory Approach for Super Fast Design of Future Microprocessor

Author: Yaakob Karomy. Hanna يعقوب كرومي حنا
Journal: Journal of Engineering and Sustainable Development مجلة الهندسة والتنمية المستدامة ISSN: 25200917 Year: 2013 Volume: 17 Issue: 1 Pages: 81-99
Publisher: Al-Mustansyriah University الجامعة المستنصرية

Loading...
Loading...
Abstract

The early design of the microprocessor (μP) used a single ALU with a single unit of memory. The development of the microprocessor design generates a multi-ALUs microprocessor that is a parallel processing with multi-units of memory.The parallel processing approach will increase the speed of the processing but this speed up is non-linear with increasing the number of processors that are used in the system (μP). However, the efficiency of the parallel processing is non-linear and depends on some factors such as the parallel processing type, the overall design, the programming approach and the applications, yet in general the parallel processing efficiency will decrease by the increase of the number of processors in the system. The history of the Intel μP’s will be used as an example to trace and analyze the growth of the μP. This tracing will disclose that the main future problem in the μP is the storage not the processing of the data. This problem is generated because the shared memory in the parallel processing will capture the processors in the system. The processor in this parallel processing system is not free to use the memory but it shares a single memory with other processors in this system.This paper propose a novel approach designing a parallel memory that gives the processors in the parallel processing system a higher freedom to use the memory and eventually increases the efficiency of each processor, that end result will increase the total speed of the parallel processing system because it will become a parallel processing parallel memory (PPPM) system.This approach will apply to the Intel processor P4, which will show that it is able to increase the speed of the P4 processor for more than four times. These results are used to propose a future design strategy as a first step to implement a super fast processor and then a super fast PC.The proposed processor is PPPM system with 256 ALUs, this processor is expected to enhance the strategy of the management and control units to become a successful super fast processor with speed up to 60 times over the Intel P4.

التصاميم الاولية للمعالجات الدقيقة استخدمت وحدة واحدة فقط من وحدات الحساب والمنطق (ALU ) مع ذاكرة واحدة. التطوير في تصميم المعالج الدقيق خلق معالجات دقيقة بعدة وحدات من الـ (ALU ) تعمل بصورة متوازية مع بعضها البعض مع استخدام عدة وحدات من الذاكرة (multi-units of memory ). طريقة المعالجة المتوازية تزيد من سرعة المعالجة ولكن هذه الزيادة لاتكون زيادة خطية مع الزيادة في عدد المعالجات المستخدمة في النظام. ان كفاءة نظام المعالجة المتوازية ليست خطية بسبب اعتمادها على عوامل اخرى مثل ، نوع المعالجة المتوازية، التصميم النهائي للنظام، نوع البرمجيات مع التطبيقات،لكن بصورة عامة ان كفاءة نظام المعاجة المتوازية تقل كلما ازداد عدد المعالجات في النظام. ان تاريخ تطور المعالجات من نوع (Intel) ستستخدم كمثال لبحث وتحليل نمووتطور المعالج الدقيق. هذا البحث سيكشف ان المشكلة المستقبلية الرئيسية في المعالج الدقيق ستكون في خزن المعلومات وليس في معالجتها. هذه المشكلة تظهر بسبب ان الذاكرة المشتركة في نظام المعالجة المتوازية ستحدد عمل المعالجات في النظام حيث ان المعالج في هذا النظام سيكون ليس حرا في استخدام الذاكرة ولكنه سيتقاسم تلك الذاكرة مع المعالجات الاخرى في النظام.البحث يقترح نهجا جديدا لتصميم الذاكرة المتوازية التي تعطي المعالجات في نظام المعالجة المتوازية حرية اكبر في استخدام الذاكرة مما يزيد من كفاءة كل معالج ، ونتيجة لذلك ستزداد السرعة الكلية للنظام بسبب نظام المعالجة المتوازية والذاكرة المتوازية (PPPM).هذا النهج سيطبق على المعالج الدقيق نوع ( Intel P4)، والذي سوف يزيد سرعة المعالج P4 لأكثر من أربع مرات. هذه النتائج تستخدم لاقتراح استراتيجية تصميم مستقبلية كخطوة أولى لتنفيذ معالج بسرعة فائقة ومن ثم حاسوب شخصي (PC) بمثل هذه السرعة.المعالج المقترح يستخدم نظام معالجة متوازية مع ذاكرة متوازية (PPPM) بـALUs 256 وحدة حساب ومنطق، ومن المتوقع ان هذا المعالج سيعزز استراتيجية وحدات الادارة والسيطرة لتصبح بنجاح معالج فائق السرعة تفوق سرعة معالج (Intel P4) بـ (60) مرة.


Article
2-DPR: A Novel, High Performance Cache Replacement Algorithm
:2-DPR تقنية استبدال ذاتية الضبط, مقاومة للمسح و عالية الاداء لذاكرة التخزين المؤقت

Authors: Safana Hyder Abbas سفانة حيدر عباس --- Salam Ayad Hussein سلام اياد حسين
Journal: Diyala Journal For Pure Science مجلة ديالى للعلوم الصرفة ISSN: 83732222 25189255 Year: 2016 Volume: 12 Issue: 3 - part 2 Pages: 98-113
Publisher: Diyala University جامعة ديالى

Loading...
Loading...
Abstract

Caching is a fundamental technique commonly employed to hide the latency gap between memory and the CPU by exploiting locality in memory accesses. Different cache replacement algorithms have dramatically different effects on the system performance by deciding which blocks to evict from cache memory in case of a cache miss occurs. The aim of these replacement techniques is trying to get closer to the optimal case by achieving best usage of the total size of the cache, minimizing the miss ratio as much as possible and accomplishing the highest system performance can be reached. In this paper, a simple and elegant new algorithm is proposed, namely, Two-Dimensional Pyramid Replacement, (2-DPR), that combines the advantages of (LRU) and (LFU), and eliminates their disadvantages.

تعد عملية التخزين المؤقت من العمليات الاساسية التي عادة ما تستخدم لتقليص الفجوة بين سرعة الذاكرة الرئيسية والمعالج المركزي عن طريق استغلال عملية إحلال مدخلات الذاكرة الرئيسية في الذاكرة المؤقتة. العديد من خوارزميات الاستبدال في الذاكرة المؤقتة كانت لها آثار مختلفة على مستوى اداء النظام عن طريق تقرير اي كتلة من البيانات سوف يتم حذفها من الذاكرة المؤقتة في حالة كونها ممتلئة، وهناك حاجة لإدخال بيانات جديدة غير موجودة مسبقا فيها. ان الغرض من خوارزميات الاستبدال هو الاقتراب من الحالة المثالية عن طريق تحقيق افضل استخدام للحجم الكلي للذاكرة المؤقتة وتقليص معدل عدم وجود البيانات الى اقصى حد ممكن والحصول على اعلى اداء للنظام يمكن الوصول اليه. في هذا البحث، سوف نقوم بعرض خوارزمية استبدال جديدة تمتاز بالبساطة التي سوف يطلق عليها خوارزمية استبدال الهرم ثنائي الابعاد (2-DPR) التي تجمع بين مزايا خوارزميات الاستبدال (LRU) و (LFU) و تلغي مساوئهم.

Listing 1 - 2 of 2
Sort by
Narrow your search

Resource type

article (2)


Language

Arabic and English (1)

English (1)


Year
From To Submit

2016 (1)

2013 (1)