In this research, optical communication coding systems are designed and constructed by utilizing Frequency Shift Code (FSC) technique. Calculations of the system quality represented by signal to noise ratio (S/N), Bit Error Rate (BER),and Power budget are done. In FSC system, the data of Nonreturn- to–zero (NRZ ) with bit rate at 190 kb/s was entered into FSC encoder circuit in transmitter unit. This data modulates the laser source HFCT-5205 with wavelength at 1310 nm by Intensity Modulation (IM) method, then this data is transferred through Single Mode (SM) optical fiber. The recovery of the NRZ is achieved using decoder circuit in receiver unit. The calculations of BER and S/N for FSC system at maximum fiber length at 61.2 km equal to 2.30551×10-12, 47.88526 dB respectively. The power budget for FSC system was calculated to be 29 dB. Results show that the BER increases when the received optical power decreases the due to increase of the optical fiber length61.2 km. while S/N decreases. The optical power budget increases as the transmitted optical power increases.

في هذا البحث، تم تصميم وبناء منظومة ترميز لمنظومة اتصالات الالياف البصرية باستعمال تقنية ترميز ازاحة التردد ( (FSCثم حسب كل من معدل الخطأ (BER) في نقل البيانات ونسبة الاشارة الى الضوضاء ,(S/N) حساب ميزانية القدرة لمنظومة الاتصالات.في تقنية ازاحة التردد ( (FSC تم إدخال بيانات ترميز عدم العودة إلى الصفر NRZ) ( وبمعدل نقل 190kb/s إلى دائرة مرمز مانجستر ) FSC Encoder) ,عند وحدة الارسال. عملت هذه الدائرة على تحويل ترميز عدم العودة إلى الصفر الى صيغة ترميز إزاحة التردد. هذه البيانات تعمل على تضمين المصدر الليزري (5HFCT - 520) ذو الطول الموجي 1310nm بطريقة تضمين الشدة) (IM ونقلت بواسطة الليف البصري احادي النمط. تم استرداد البيـانات المرمزة بترميز عدم العودة الى الصفر باستعمال دائرة فـك الترميز ) (decoder circuitعند وحدة الاستلام .حسب كل من معدل الخطأ في نقل البيانات ونسبة الاشارة الى الضوضاء لمنظومة ترميز ازاحة التردد اقصى طول لليف البصري المستخدم (61.2km) فكانت حوالي , 2.30551x10-12 47.88526 dB على التوالي تم حساب القدرة المتبقية كميزانية لمنظومة إزاحة التردد فكانت 29dB .اظهرت النتائج ان معدل الخطأ في نقل البيانات يزدادعندما تقل القدرة المستلمة نتيجة زيادة طول الليف البصري (0-61.2)km بينما نسبة الاشارة الى الضوضاء تقل عند نفس الطول . اما ميزانية القدرة لمنظومة الاتصالات البصرية فتزداد مع زيادة القدرة المنتقلة .

optical fiber --- coding --- frequency shift --- digital communication

Multiplication is an important part in real-time digital signal processing (DSP). The present work deals with the design and implement of complex multiplier/mixer using Field Programmable Gate Array (FPGA) chip with low cost and high speed.Two devices of FPGA are chosen to implement the design; to achieve the task of mixer system implementation. The rules that are important for such implementation are proposed in order to reach the minimum cost and high speed requirement for the individual component of mixer system. These components are software simulated using VHDL language, with software called MODELSIM version SE-EE5.4a. Since mixer is important in any digital receiver because of high speed need, so different multiplier method are proposed with different data resolution and different worst case of additional noise. To achieve high speed data, a parallel tree multiplier is used with Wallace tree method which is optimal in speed but it has a complicated routing that makes it impractical to implement, because of this, we present a modification for fast parallel multiplier using both Wallace tree and Booth algorithm to achieve a sufficient design for most of DSP application. The proposed design of mixer is simulated using ISE4.1i and results in successful achievement of its desired specification. The final implementation of programmable (4, 8, 16, 32 and 64) bit mixer data input resolution is achieved using Virtex-II devices and also implemented in LP-2900 CPLD device. The resulting performance depending on multiplier method are viewed in mixer cost. However, the routing is much more regular with great reduction in FPGA cost and it is achieved for the desired mixer when compared with other methods.

ان عملية الضرب هي عملية مهمة في اعطاء نتيجة واقعية لتطبيقات معالجة الاشارة الرقمية.يتعامل هذا البحث مع تصميم وتطبيق الة عقدية لضرب الارقام (complex multiplier (mixer باستخدام شريحة الكترونية قابلة للبرمجة (FPGA)بكلفة قليلة وسرعة عالية. اختير جهازين من ال(FPGA) لتطبيق التصميم والوصول لمهمة الضارب العقدي. تم افتراض الشروط المهمة لهذا التطبيق لغرض الوصول الى اقل كلفة واعلى سرعة. استخدمت لغة ال(VHDL) لتصميم البرامج وتم تطبيقها في برنامج (MODELSIM) من نوع (SE_EE.5a). بما ان الضارب العقدي هو جزء مهم في ايمستلم رقمي, استخدم ضارب من نوع شجرة والس للوصول الى السرعة العالية مع انه ضارب معقد وغير عملي في التطبيق.لذلك تم اجراء تعديل عليه باستخدام ضارب شجرة والس مع خورازمية بوث للوصول الى التصميم المطلوب في معظم تطبيقات معالجة الاشارة الرقمية. تم الحصول على نتائج جيدة بمحاكاة تصاميم الضارب العقدي باستخدام برنامج(ISE4.1i) . للحصول على الدقة المطلوبة, استخدمت مدخلات البرامج المصممة (4 بت, 8 بت , 16 بت, 32 بت , 64 بت) وطبقت باستخدام (Vertix II) كما طبقت في .يتوضح اداء النظام المصمم من خلال (LP-2900 CPLD)الكلفة الناتجة.

Digital Communication --- VHDL --- FPGA --- ISE4.1i --- Virtex-II --- Wallace tree --- Booth algorithm.