research centers


Search results: Found 1

Listing 1 - 1 of 1
Sort by

Article
A Second-Order Single Loop Oversampling Analog-to-Digital Converter (ADC) with Proposed Hybrid Feedforward/Feedback Architecture
محول ألاشاره الكمية الى الرقمية عالي العينة من الدرجة الثانية بمعمارية هجينة مقترحة (التغذية الامامية/التغذية العكسية)

Author: Hasan M. Azzawi
Journal: Engineering and Technology Journal مجلة الهندسة والتكنولوجيا ISSN: 16816900 24120758 Year: 2012 Volume: 30 Issue: 13 Pages: 2209-2228
Publisher: University of Technology الجامعة التكنولوجية

Loading...
Loading...
Abstract

This paper proposes hybrid architecture of feedforward/feedback second ordersingle-loop modulator for high resolution analog-to-digital converter (ADC)applications. Different techniques for oversampling modulator are discussed. Theproposed architecture consists of three stages. The first stage is 2nd order singleloop oversampling ADC with novel feedforward/feedback architecture. In thesecond stage, an error cancellation circuit (ECC) is proposed at the output of themodulator to noise shaping of quantization noise. In addition, the third stage is adecimation filter in order to reduce the oversampling ratio (OSR) which is suitablefor broadband applications. With low OSR=24, the signal-to-noise ratio (SNR) isimproved about 55 dB if compared with traditional architecture (feedback singleloophigh order topology). The achieved resolution or the effective number of bits(ENOB) is (22-bit). With high OSR=256, the net improvement in quantizationnoise reduction is 64 dB if compared with feedforward architecture (single-loophigh order) and the ENOB=28. Finally a 1-bit quantizer is used in the proposedarchitecture which greatly decreases the circuit implementation complexity andpower consumption. Simulation results show the superiority performance ofproposed hybrid architecture as compared with traditional modulator topologies(feedforward and feedback).

يقترح هذا البحث معمارية هجينة لمضمن الاشارة من الدرجة الثانية لتطبيقات محول الاشارةالكمية الى الرقمية عالية الدقة. تم مناقشة عدة تقنيات لمضمن الاشارة عالي العينة. المعماريةالمقترحة تتكون من ثلاث مراحل. المرحلة الاولى هي محول الاشارة الكمية الى الرقمية منالمرحلة الثانية هي دائرة الغاء .(Feedforward/Feedback) الدرجة الثانية بمعمارية جديدة عند محول الاشارة المقترح. (Quantization noise) الخطأ المقترحة لتقليل ضوضاء التكمية(OSR) لتقليل معدل عالي العينة (Decimation filter) أضافة الى ذلك المرحلة الثالثة هيمنخفض، تم تخفيض ضوضاء التكمية OSR وهو مناسب لتطبيقات الحزمة العريضة. عندFeedback ) 55 ) اذ ماتم مقارنتة مع معمارية التغذية العكسية التقليدية dB) بمقدارتم الحصول على دقة عالية تصل الى .(single-loop high order) من نوع (architecture6) اذ dB عالي، تم تخفيض ضوضاء التكمية بمقدار( 4 OSR 22- ) للنظام المقترح. عند bit)من نوع (Feedforawrd architecture) ماتم مقارنتة مع معمارية التغذية الامامية1-bit ) 28- ). اخيرا تم استخدام bit) وبدقة تصل الى (Single-loop high order)في المعمارية المقترحة والتي تخفض من تعقيد بناء الدائرة و من استهلاك الطاقة. (quantizer(Feedforward اظهرت نتائج المحاكاة أداء متفوقاً لمعمارية الهجينة المقترحة عند المقارنة مع. and feedback topologies)

Listing 1 - 1 of 1
Sort by
Narrow your search

Resource type

article (1)


Language

English (1)


Year
From To Submit

2012 (1)